(22/07/2015) Un dispositivo de procesamiento de datos que realiza la codificación de bits de información que comprende: una unidad de codificación que realiza la codificación de los bits de información en una palabra de código de un código de Control de Paridad de Baja Densidad, LDPC, que tiene una longitud de código de 4320 bits y una tasa codificada de 1/2 sobre la base de una matriz de control de paridad del código LDPC, en donde la matriz de control de paridad incluye una matriz de información de 2160 filas x 2160 columnas y una matriz de paridad de 2160 filas x 2160 columnas, en donde la matriz de paridad tiene una estructura escalonada, en la que los elementos están alineados en un modelo…

(24/06/2015) Un método para una codificación de canal que utiliza código de comprobación de paridad de baja densidad, LDPC, teniendo el código LDPC una matriz de comprobación de paridad que comprende una parte de información y una parte de paridad, comprendiendo la parte de información grupos de columnas que tienen igual longitud M1, donde el método comprende: Determinar un número de bits de paridad para perforación; formar conjuntos de bits de paridad a partir de la división de los bits de paridad en intervalos predeterminados; determinar el número de conjuntos de bits de paridad a ser perforados en base al número de bits de paridad para perforación; y perforar bits de paridad en base al número determinado de conjuntos de bits de paridad a perforar, y de acuerdo con un orden predeterminado de conjuntos de bits de paridad a perforar, en…

(27/05/2015) Método para procesar señales digitales que deben ser enviadas a un modulador de QAM del tipo 256QAM, siendo dichas señales unas señales de audio y vídeo codificadas de acuerdo con un código de LDPC con una velocidad de código de 3/5 en paquetes que comprenden NFRAME bits, siendo dicho código de LDPC con una velocidad de 3/5 el correspondiente de la norma DVB-S2, estando dichos paquetes escritos en una matriz de intercalación por medio de un bloque Intercalador, presentando dicha matriz de intercalación un tamaño total NFRAME y comprendiendo 16 columnas y un número de filas igual a NFRAME dividido por 16, y un bloque Demux lleva a cabo una permutación de bits de los bits recibidos desde dicho bloque Intercalador antes de la función de establecimiento de correspondencias de la constelación, y un…

(27/05/2015) Método para procesar señales digitales que deben ser enviadas a un modulador de QAM del tipo 64QAM, siendo dichas señales unas señales de audio y vídeo codificadas de acuerdo con un código de LDPC con una velocidad de código de 3/5 en paquetes que comprenden NFRAME bits, siendo dicho código de LDPC con una velocidad de código de 3/5 el correspondiente de la norma DVB-S2, estando dichos paquetes escritos en una matriz de intercalación por medio de un bloque Intercalador, presentando dicha matriz de intercalación un tamaño total NFRAME y comprendiendo 12 columnas y un número de filas igual a NFRAME dividido por 12, y un bloque Demux lleva a cabo una permutación de bits de los bits recibidos desde dicho bloque Intercalador antes de la…

(27/05/2015) Método para procesar señales digitales que deben ser enviadas a un modulador de QAM del tipo 16QAM, siendo dichas señales unas señales de audio y vídeo codificadas de acuerdo con un código de LDPC con una velocidad de código de 3/5 en paquetes que comprenden NFRAME bits, siendo dicho código de LDPC con una velocidad de 3/5 el correspondiente de la norma DVB-S2, estando dichos paquetes escritos en una matriz de intercalación por medio de un bloque Intercalador, presentando dicha matriz de intercalación un tamaño total NFRAME y comprendiendo 8 columnas y un número de filas igual a NFRAME dividido por 8, y un bloque Demux lleva a cabo una permutación de…

(13/08/2014) Un procedimiento de realización del procesamiento de descodificación del paso de mensajes de control de paridad, usando gráficos vectorizados de LDPC que representan matrices elevadas de control de paridad, por lo cual, en una matriz elevada de control de paridad, los elementos 0 de una matriz H de control de paridad de un código de LDPC proyectado son reemplazados por matrices de ceros de dimensiones ZxZ, y los elementos 1 de la matriz H de control de paridad son reemplazados por matrices de permutación de dimensiones ZxZ, comprendiendo el procedimiento las etapas de: mantener L conjuntos de mensajes de K bits en un dispositivo de almacenamiento de mensajes,…

(19/03/2014) Un descodificador para descodificar un código de reacción en cadena, con una pluralidad de símbolos de salida y una pluralidad de símbolos de origen, en el cual cada símbolo de salida está asociado a uno o más símbolos de origen, y siendo los códigos de reacción en cadena tales que un símbolo de origen puede ser descodificado a partir de un símbolo de salida de grado uno, y la descodificación de un símbolo de origen reduce los grados de los símbolos de salida que están asociados a ese símbolo de origen descodificado, y teniendo el código de reacción en cadena una pluralidad de símbolos de salida de múltiples etapas y dicha pluralidad de símbolos de origen, comprendiendo cada uno de los símbolos de salida…

(22/01/2014) Un equipo de recepción que cumple con el Estándar T.2 de Difusión de Vídeo Digital conocido como DVBT.2, estando configurado el equipo para llevar a cabo una decodificación con Comprobación de Paridad de BajaDensidad (LDPC) de conexiones de capa física (PLP) que representan flujos de datos, y de capa 1 (L1) querepresentan parámetros de transmisión de la capa física, comprendiendo el equipo: un dispositivo de decodificación LDPC configurado de tal modo que cuando se transmiten de modomultiplexado una señal de datos codificada con LDPC y una señal de control de transmisión codificada con LDPC,dicho dispositivo de decodificación LDPC puede decodificar tanto la señal de datos como la señal de control detransmisión en modo de…

(25/12/2013) Un procedimiento de descodificación de una secuencia de símbolos de entrada a partir desímbolos de salida recibidos, transportados en forma codificada por un canal de comunicación, siendo laforma codificada de acuerdo a un código de reacción en cadena, comprendiendo el procedimiento: almacenar una pluralidad de símbolos de salida recibidos, que han sido transportados por el canal de comunicación,teniendo cada símbolo de salida recibido un grado de uno o más, en donde el grado de un símbolo de salida representa elnúmero de símbolos de entrada a los cuales está asociado un símbolo de salida, y siendo el símbolo de salida…

(18/12/2013) Un procedimiento de descodificación de símbolos de origen a partir de símbolos desalida codificados por reacción en cadena, en el cual los símbolos de salida son generados en un codificador por reacciónen cadena obtenido a partir de los símbolos de origen, en el cual un grado de un símbolo de salida es el número desímbolos de origen no descodificados asociados a dicho símbolo de salida, comprendiendo el procedimiento: (i) recibir un primer conjunto de símbolos de salida; (ii) recuperar símbolos de origen a partir de los símbolos de salida de grado uno contenidos en el primer conjunto desímbolos de salida; (iia) determinar que ningún símbolo de salida dentro del código de reacción…

(18/12/2013) Un procedimiento de descodificación de símbolos de origen que fueron codificados usando uncódigo por reacción en cadena, en el cual la descodificación de un símbolo de origen comprende determinar un valorde símbolo de origen para ese símbolo de origen, entre un conjunto de símbolos de salida, estandocada símbolo de salida asociado a uno o más de la pluralidad de símbolos de origen, en cuanto a que un valor delsímbolo de salida es una función de los valores de uno o más de la pluralidad de símbolos de origen, en el que ungrado de un símbolo de salida es el número de símbolos de origen no descodificados de los cuales depende esesímbolo de salida, y a los cuales está por tanto…

(29/10/2013) Un método para codificar señales, comprendiendo el método: codificar un mensaje de entrada en una contraseña con un codificador de Comprobación de Paridad de Baja Densidad (LDPC) donde la etapa de codificar comprende: recibir bits de información, i0, i1,..., im, ..., ikldpc-1, inicializar bits de paridad, p0, p1, ..., pj, pnldpc-kldpc-1, de un código de Comprobación de Paridad de Baja Densidad (LDPC) que tiene un índice de código de 4/5, 3/5, 8/9 o 9/10 de acuerdo con p0 ≥ p1 ≥ ... ≥ pnldpc-kldpc-1 ≥ 0; generar, en base a los bits de información, bits de paridad al acumular los bits de información realizando operaciones para cada bit de información, im, pj ≥ pj im para cada valor correspondiente de j, y posteriormente…

(25/10/2013) Un aparato de decodificación para decodificar un código de Control de Paridad de Baja Densidad LDPCadaptado para poner en práctica una propagación de creencia sobre una representación de gráfico de Tanner del códigoLDPC, en donde la matriz de control de paridad, correspondiente al gráfico de Tanner de dicho código LDPC, estáconstituida por una combinación de una pluralidad de sub-matrices P x P, en donde cada sub-matriz es una matriz unitaria P x P; una matriz cuasi-unitaria en donde uno o varios `1', que sonelementos de la matriz unitaria P x P se sustituyen por 0; una matriz de desplazamiento en donde dicha matriz unitaria odicha matriz cuasi-unitaria está desplazada de forma cíclica; una matriz suma P x P, que es la suma de dos o más dedicha matriz unitaria de dicha matriz cuasi-unitaria y de dicha matriz de desplazamiento, en donde dicha…

(02/10/2013) Un aparato de decodificación para decodificar un Código de Control de Paridad de Baja Densidad LDPCadaptado para poner en práctica una propagación de creencia sobre una representación de gráfico de Tanner del códigoLDPC, en donde la matriz de control de paridad, correspondiente al gráfico de Tanner de dicho código LDPC, estáconstituida por una combinación de una pluralidad de sub-matrices P x Pen donde cada sub-matriz es una matriz unitaria P x P; una matriz cuasi-unitaria en donde uno o varios `1', que sonelementos de la matriz unitaria P x P se sustituyen por 0; una matriz de desplazamiento en donde dicha matriz unitaria odicha matriz cuasi-unitaria está desplazada…

(11/09/2013) Un método para perforar bits de paridad de una palabra de código de comprobación de paridad de baja densidad(LDPC) asociada con una codificación de canal en un sistema de comunicación que utiliza un código LDPC en untransmisor que incluye un aplicador 1580 de patrón de perforación, involucrando el código LDPC una matriz decomprobación de paridad, comprendiendo la matriz de comprobación de paridad una parte de informacióncorrespondiente a bits de información de una palabra de código LDPC y una parte de paridad correspondiente a bitsde paridad de la palabra de código LDPC, comprendiendo la parte de información grupos de columnas que tienenigual longitud, caracterizado porque el método comprende: determinar un número Np de bits de paridad para perforación…

(06/09/2013) Un método de codificar LDPC una secuencia de información s (s0, s1,..., sk-1) de longitud k ≥ kb * z usando unamatriz modelo mb x nb Hbm, con elementos de matriz p(i,j), i ≥ 0, 1, ..., mb-1 y j ≥ 0, 1, ..., nb-1, para obtener unasecuencia de paridad p (p0, p1, ..., pm-1)' m ≥ mb * z denotado por v, donde v ≥ [v v ... v(mb -1)] y cada elementode v es un vector de columna como v(i) ≥ [piz piz+1 ... p(i+1)z-1]T,I ≥ 0, 1, ..., mb-1, incluyendo el método * dividir la secuencia de información s en kb ≥ kb ≥ nb-mb grupos de z bits denotados por u ≥ [u u ... u(kb - 1)],donde cada elemento de u es un vector de columna como sigue**Fórmula** , i ≥ 0, 1, ..., kb-1; * determinar v por v ≥ donde x denota el índice de fila de hbm donde la entrada tiene el único valor no negativo que se usa…

(28/08/2013) Un método de descodificación de un canal en un sistema de comunicación utilizando un código de comprobaciónde paridad de baja densidad (LDPC), que comprende las etapas de: extraer una matriz de comprobación de paridad del código LDPC; y realizar descodificación LDPC utilizando la matriz de comprobación de paridad extraída; en el que la matriz de comprobación de paridad tiene N1 columnas, donde N1 son 16200 columnas, la matriz decomprobación de paridad tiene una parte de información y una parte de paridad, en el que la parte de informacióntiene K1 columnas, donde K1 es 9720, y la parte de paridad tiene una forma diagonal doble y (N1-K1) columnas,donde (N1-K1) es 6480, en el que la parte de información comprende una serie de…

(28/08/2013) Un método de codificación de un canal en un sistema de comunicación utilizando un código de comprobación deparidad de baja densidad (LDPC), que comprende las etapas de: leer una matriz de comprobación de paridad almacenada; y realizar una codificación LDPC de una señal utilizando la matriz de comprobación de paridad almacenada; en el que la matriz de comprobación de paridad tiene N1 columnas, donde N1 son 16200 columnas, la matriz decomprobación de paridad tiene una parte de información y una parte de paridad, en el que la parte de informacióntiene K1 columnas, donde K1 es 9720, y la parte de paridad tiene una forma diagonal doble y (N1-K1) columnas,donde (N1-K1) es 6480, en el que la parte de información comprende una serie…

(09/08/2013) Método para codificar canales en un sistema de comunicación usando un código de comprobación de paridad de baja densidad (LDPC) para el cual una matriz de comprobación de paridad tiene N1 columnas, donde N1 es 16200, teniendo la matriz de comprobación de paridad una parte de información y una parte de paridad, en el que la parte de información tiene K1 columnas, donde K1 es 7200, en el que la parte de paridad tiene (N1-K1) columnas, donde (N1-K1) es 9000; en el que la parte de información comprende una pluralidad de grupos de columnas, teniendo cada grupo de columnas M1 columnas, donde M1 es 360, y el número de grupos de columnas es K1/M1, donde K1/M1 es 20, en el que las secuencias…

(31/07/2013) Un receptor dispuesto en operación para la recuperación de bits de datos a partir de símbolos de datos recibidos apartir de un número predeterminado de señales sub-portadoras de símbolos Multiplexados por División de FrecuenciasOrtogonales (OFDM) y para formar un flujo de bits de salida, siendo el número predeterminado de señales subportadorasde los símbolos OFDM que se determina en función de uno entre una pluralidad de modos defuncionamiento, comprendiendo dicho receptor: un desintercalador de símbolos dispuesto en operación para la recuperación de primeros conjuntos de símbolos dedatos a partir de primeros símbolos OFDM en función de un proceso de intercalado impar y de segundos conjuntos desímbolos de datos a partir de segundos símbolos OFDM en función de un proceso de intercalado par y para…

(25/07/2013) Método para decodificar canales en un sistema de comunicación usando un código de comprobación deparidad de baja densidad (LDPC) para el cual una matriz de comprobación de paridad tiene N1 columnas,donde N1 es 16200, teniendo la matriz de comprobación de paridad una parte de información y una parte deparidad, en el que la parte de información tiene K1 columnas, donde K1 es 7200, en el que la parte deparidad tiene (N1-K1) columnas, donde (N1-K1) es 9000, en el que la parte de información comprende unapluralidad de grupos de columnas, teniendo cada grupo de columnas M1 columnas, donde M1 es 360, y elnúmero de grupos de columnas es K1/M1, donde K1/M1 es 20, en el que las secuencias de posiciones de `1' en…

(12/06/2013) Un transmisor para comunicar bits de datos mediante un número predeterminado de señales de sub-portadoras desímbolos Multiplexados por División de Frecuencias Ortogonales (OFDM), estando el número predeterminado de señales de sub-portadoras determinado en conformidad con uno de entre una pluralidad de modos de funcionamiento, comprendiendo el transmisor: un intercalador de paridad utilizable para realizar un intercalado de paridad sobre bits de datos codificados porControl de Paridad de Baja Densidad (LDPC) obtenidos mediante codificación LDPC de los bits de datos en conformidadcon una matriz de control de paridad de un código LDPC,…

(22/04/2013) Aparato de decodificación de paso de mensajes para decodificar un código de Comprobación de Paridadde Baja Densidad (LDPC) adaptado para implementar una propagación de confianza sobre una representación engráfica Tanner del código LDPC, en el que la matriz de comprobación correspondiente a la gráfica Tanner de dichocódigo LDPC se representa mediante una combinación de una pluralidad de sub-matrices de PxP, y el código LDPCusa, como sub-matriz: una matriz unidad de PxP, una matriz cuasi-unidad, en la que uno o más 1s de una matriz unidad de PxP se sustituyen por 0,una matriz de desplazamiento, en la que dicha matriz unidad o dicha matriz cuasi-unidad se desplazacíclicamente, una matriz suma de PxP, que es la suma de dos o más de dicha matriz unidad, dicha matriz cuasi-unidad, ydicha matriz de…

(17/04/2013) Un procedimiento de recepción de datos transmitidos desde un origen a un destino por un canal de comunicaciónpor paquetes, estando los datos inicialmente representados como un conjunto ordenado de símbolos de entrada querepresentan un fichero de entrada, en donde cada uno de los símbolos de entrada es un símbolo de un alfabeto deentrada y cada uno de los símbolos de entrada representa una secuencia de bits en una posición 5 específica en elfichero de entrada, en donde el fichero de entrada es de tamaño conocido, o de tamaño desconocido, tal como unfichero tomado desde una salida de un origen de flujo, comprendiendo el procedimiento: a) recibir…

(15/04/2013) Un método para codificar que genera bits de comprobación de paridad (p0, ..., pm-1) basándose en unconjunto de símbolos de comprobación de paridad de baja densidad actual s≥(s0, ..., sk-L-1), comprendiendo elmétodo las etapas de: adquirir un valor L; obtener el conjunto de símbolos actual s ≥ (s0, ..., sk-L-1) de longitud (k-L); obtener un vector s de información relleno con ceros de longitud k mediante rellenando con ceros del conjunto desímbolos actual con L ceros, donde L>0; utilizar una matriz H y el vector s de información relleno mediante rellenado con ceros para determinar los bits decomprobación de paridad,…

(26/03/2013) Un receptor dispuesto en funcionamiento para recuperar bits de datos desde símbolos de datos recibidos desdeun número predeterminado de señales de sub-portadora de un símbolo Multiplexado por División de FrecuenciasOrtogonales (OFDM) y formar una corriente de bits de salida, comprendiendo el aparato de procesamiento de datos:un desentrelazador de símbolos que puede funcionar para introducir por lectura en una memoria deentrelazador de símbolos el número predeterminado de símbolos de datos desde las señales de sub-portadoraOFDM, y para extraer por lectura de la memoria de entrelazador de símbolos los símbolos de datos adentro deuna corriente…

(26/03/2013) Un procedimiento de transmitir datos desde un origen a través de una pluralidad de canales, que comprende las etapasde: a) disponer los datos a transmitir como un conjunto ordenado de símbolos de entrada; b) generar una pluralidad de símbolos de salida para cada uno entre la pluralidad de canales, en donde cada símbolo desalida es generado por las etapas de: 1) seleccionar, de un alfabeto de claves, una clave I para el símbolo de salida que está siendo generado, en donde elalfabeto de claves contiene muchos más miembros que el número de símbolos de entrada en el conjunto ordenado desímbolos de entrada, de modo que pueda ser generado un número efectivamente ilimitado de símbolos de salida quesean generalmente independientes entre sí; 2) determinar un peso, W(I), como una función de I, en que los pesos W son enteros positivos…

(22/03/2013) Un transmisor para comunicar bits de datos a través de un número predeterminado de señales de sub-portadorade un símbolo Multiplexado por División de Frecuencia Ortogonal (OFMD), comprendiendo el transmisor: un intercalador de paridad, operable para realizar intercalación de paridad sobre bits de datos codificadospor Comprobación de Paridad de Baja Densidad (LDPC) obtenidos mediante codificación de LDPC de los bits dedatos de acuerdo con una matriz de comprobación de paridad de un código de LDPC, que incluye una matriz deparidad correspondiente a bits de paridad de un código de LDPC, teniendo la matriz de paridad una estructuragradual, de modo que un bit de paridad de los bits de datos codificados por LDPC es intercalado en una posición debit de paridad diferente, una unidad de mapeo para mapear…

(07/03/2013) Método para decodificar canales en un sistema de comunicación usando un código de comprobación deparidad de baja densidad (LDPC) para el cual una matriz de comprobación de paridad tiene N1 columnas,donde N1 es 16200, teniendo la matriz de comprobación de paridad una parte de información y una parte deparidad, en el que la parte de información tiene K1 columnas, donde K1 es 3240, en el que la parte deparidad tiene (N1-K1) columnas, en el que (N1-K1) es 12960; en el que la parte de información comprendeuna pluralidad de grupos de columnas, teniendo cada grupo de columnas M1 columnas, donde M1 es 360, yel número de grupos de columnas es K1/M1, donde K1/M1 es 9, en el que las secuencias de posiciones de`1' en la 0-ésima columna en el i-ésimo grupo de columnas, i≥0, ..., 8, indicado por

(21/08/2012) Perfeccionamiento del objeto de la solicitud P200900343 con título "Procedimiento y dispositivo de comunicación de datos a través de medios ruidosos", para mejorar la protección frente a errores en la transmisión de información a través de un canal o medio de transmisión ruidoso. El procedimiento y dispositivo mejorado consiste en la utilización de un nuevo tipo de estructura de la matriz de paridad para la tecnología de códigos de paridad de baja densidad (Low Density Parity Check Codes) en la codificación y decodificación de datos, que mejora las prestaciones de corrección de errores sin aumentar la complejidad de la implementación hardware.

(27/06/2012) Un procedimiento para generar códigos de tasa compatible LDPC basados en protografos de tasa alta a partirde códigos de tasa baja para codificar datos para su transmisión a través de un canal de comunicaciones:en el que dichos códigos de tasa baja son códigos padres, comprendiendo el procedimiento:generar dichos códigos padre mediante: copiar un grafo base; permutar puntos de extremo de aristas de un mismo tipo en copias de dicho grafo base paraproducir un grafo permutado; y podar nodos de entrada sistemáticos en dicho grafo permutado y dichas aristasconectadas a los mismos; perforar un subconjunto de bits de palabra de código , comprendiendo: perforar de manera progresiva nodos variables para obtener un…

(06/06/2012) Procedimiento y dispositivo de comunicación de datos a través de medios ruidosos. Que se aplica para mejorar la protección frente a errores en la transmisión de información a través de un canal medio de transmisión ruidoso. El procedimiento y dispositivo asociado consiste en la utilización de un nuevo tipo de estructura de la matriz de paridad para la tecnología de códigos de paridad de baja densidad (Low Density Parity Check Codes) en la codificación y decodificación de datos, que mejora las prestaciones de corrección de errores sin aumentar la complejidad de la implementación hardware.