Codificación de los códigos de comprobación de paridad de baja densidad.

Un método para codificar señales, comprendiendo el método: codificar un mensaje de entrada en una contraseña con un codificador de Comprobación de Paridad de Baja Densidad (LDPC) (203) donde la etapa de codificar comprende:

recibir bits de información, i0, i1,..., im, ..., ikldpc-1, inicializar bits de paridad, p0, p1, ..., pj, pnldpc-kldpc-1, de un código de Comprobación de Paridad de Baja Densidad (LDPC) que tiene un índice de código de 4/5, 3/5, 8/9 o 9/10 de acuerdo con p0 ≥ p1 ≥ ... ≥ pnldpc-kldpc-1 ≥ 0; generar, en base a los bits de información, bits de paridad al acumular los bits de información realizando operaciones para cada bit de información, im, pj ≥ pj im para cada valor correspondiente de j, y posteriormente realizar la operación, comenzando con j ≥ 1, pj ≥ pj pj-1, para j ≥ 1,2, ..., nldpc-kldpc-1; y generar la contraseña, c, de tamaño nldpc cuando c ≥ (i0, i1,..., ikldpc-1, p0, p1, ..., pnldpc-kldpc-1) donde pj, para j ≥ 1,2, ..., nldpc-kldpc-1, es el contenido final de pj, donde j es una dirección de bit de paridad igual a {x + m mod 360x q} mod (nldpc-kldpc), nldpc es un tamaño de contraseña correspondiente a 64800, kldpc es un tamaño de bloque de información correspondiente al índice de código multiplicado por nldpc, m es un número entero correspondiente a un bit particular de información, y x indica una dirección de bit de paridad, donde cada fila de las siguientes tablas especifica direcciones x para un particular de los índices de código de 4/5, 3/5, 8/9 o 9/10 correspondientes a una particular de las tablas, donde q se especifica en la siguiente tabla para cada uno de los índice de código de 4/5, 3/5, 8/9 o 9/10, por lo que cada fila sucesiva de la correspondiente tabla para el índice de código particular proporciona todas las direcciones de bit de paridad j para el primer bit de información en cada grupo sucesivo de 360 bits de información, y cada fila sucesiva de la tabla proporciona todas las direcciones x usadas en el cálculo de direcciones de bit de paridad, j, para los siguientes bits de información de acuerdo con {x + m mod 360x q} mod (nldpc-kldpc) en cada grupo sucesivo de 360 bits de información

Codificación de los códigos de comprobación de paridad de baja densidad.

CAMPO DE LA INVENCIÓN

La presente invención se refiere a sistemas de comunicación, y más particularmente a sistemas codificados.

ANTECEDENTES DE LA INVENCIÓN

Los sistemas de comunicación emplean códigos para asegurar una comunicación fiable a través de canales ruidosos de comunicación. Estos canales de comunicación muestran una capacidad fija que puede expresarse en términos de bits por símbolo en cierta relación señal/ruido (SNR) , que define un límite superior teórico (conocido como límite de Shannon) . Como resultado, el diseño codificador ha tenido como objetivo conseguir índices que se aproximen a este límite de Shannon. Los sistemas de comunicación codificados convencionales han tratado por separado los procesos de codificación y modulación. Además, se ha prestado poco atención al etiquetado de constelaciones de señales.

Una constelación de señales proporciona un conjunto de símbolos posibles que se transmitirán, por lo que los símbolos corresponden a contraseñas que resultan de un codificador. Una elección del etiquetado de constelaciones incluye el etiquetado de código Gray. Con el etiquetado de código Gray, los puntos de la señal vecina difieren en exactamente una posición bit. La vista convencional predominante de modulación dicta que puede utilizarse cualquier programa de etiquetado razonable, que en parte es responsable de la insuficiencia de investigación en esta área.

Con respecto a la codificación, una clase de códigos que se aproximan al límite de Shannon es la de los códigos de comprobación de paridad de baja densidad (LDPC) . Tradicionalmente, los códigos LDPC no se han empleado mucho debido a un número de inconvenientes. Un inconveniente es que la técnica de codificación de LDPC es muy compleja. Codificar un código LDPC usando su matriz generadora requeriría almacenar una matriz muy grande y no dispersa. Además, los códigos LDPC requieren grandes bloques para ser efectivos; como consecuencia, aunque las matrices de comprobación de paridad de códigos LDPC son dispersas, almacenar estas matrices es problemático.

Desde una perspectiva de implementación, se enfrentan un número de retos. Por ejemplo, el almacenaje es una razón importante por la que los códigos LDPC no se han extendido en la práctica. También, un reto clave en la implementación de códigos LDPC ha sido cómo conseguir la red de conexión entre varios motores de procesamiento (nodos) en el decodificador. Además, la carga computaciones en el proceso de decodificación, específicamente las operaciones de nodo de comprobación, tiene un problema.

“Constructing Low-Density Parity Check Codes”, J. W.Bond et al. (Proc., IEEE/AFCEA Sistemas de Información para Mejorar la Prevención y Seguridad Pública, EUROCOMM 2000, 17 mayo 2000) describe la construcción de códigos potentes LDPC con índice de codificación 1/2 y 4/7.

RESUMEN DE LA INVENCIÓN

Estas y otras necesidades son a las que se dirige la presente invención, que se define en las reivindicaciones adjuntas. Un codificador, tal como un codificador de comprobación de paridad de baja densidad (LDPC) , genera señales codificadas al transformar una señal de entrada en una contraseña representada por una pluralidad de conjuntos de bits.

De acuerdo con un aspecto de una realización de la presente invención, se desvela un método para generar señales codificadas. El método incluye recibir una de una pluralidad de un conjunto de bits de una contraseña de un codificador para transformar un mensaje de entrada en una contraseña.

De acuerdo con otro aspecto de una realización de la presente invención, se desvela un codificador para generar señales codificadas. El codificador está configurado para transformar una señal de entrada en una contraseña representada por una pluralidad de conjuntos de bits.

Aún otros aspectos, características y ventajas más de la presente invención son fácilmente aparentes a partir de la siguiente descripción detallada, simplemente al ilustrar un número de realizaciones e implementaciones particulares, incluyendo el mejor modo contemplado para realizar la presente invención. La presente invención también es capaz de otras y diferentes realizaciones, y sus varios destalles pueden modificarse en varios aspectos obvios, todos sin partir del alcance de la presente invención. Por consiguiente, los dibujos y la descripción se considerarán como ilustrativos en naturaleza, y no como restrictivos.

BREVE DESCRIPCIÓN DE LOS DIBUJOS

La presente invención se ilustra a modo de ejemplo, y no a modo de limitación, en las figuras de los dibujos acompañantes y en los que los números de referencia se refieren a elementos similares en los que:

La FIG. 1 es un diagrama de un sistema de comunicación configurado para utilizar códigos de de comprobación de paridad de baja densidad (LDPC) .

Las FIGs. 2A y 2B son diagramas de codificadores LDPC ejemplares en el transmisor de la FIG. 1;

La FIG. 3 es un diagrama de un receptor ejemplar en el sistema de la FIG. 1;

La FIG. 4 es un diagrama de una matriz de comprobación de paridad dispersa.

La FIG. 5 es un diagrama de un gráfico bipartito de un código LDPC de la matriz de la FIG. 4;

La FIG. 6 es un diagrama de una sub-matriz de una matriz de comprobación de paridad dispersa, donde la sub-matriz contiene valores de comprobación de paridad restringidos a la región inferior triangular.

La FIG. 7 es un gráfico que muestra la actuación entre códigos que utilizan matriz de comprobación de paridad ilimitada (matriz H) contra matriz limitada H que tiene una sub-matriz como en la FIG. 6;

Las FIGs. 8A y 8B son, respectivamente, un diagrama de un programa de modulación no Gray 8-PSK y un modulación Gray 8-PSK, cada una de las cuales pudiéndose usar en el sistema de la FIG. 1;

La FIG. 8C es un diagrama de un proceso para etiquetar bits para una constelación de señal de mayor orden;

La FIG. 8D es un diagrama de constelaciones ejemplares 16-APSK (Modulación por desplazamiento de fase de amplitud) ;

La FIG. 8E es un gráfico de tasa de error de paquetes (PER) contra señal para ruido para las constelaciones de la Fig. 8D;

La FIG. 8F es un diagrama de constelaciones para los símbolos de la modulación por desplazamiento de fase cuaternaria (QPSK) , 8-PSK, 16-PSK y 32-PSK.

La FIG. 8G es un diagrama de constelaciones alternativas para símbolos de 8-PSK, 16-PSK y 32-PSK.

La FIG. 8H es un gráfico de tasa de error de paquetes (PER) contra señal para ruido para las constelaciones de la Fig. 8F;

La FIG. 9 es un gráfico que muestra la actuación entre códigos que utilizan etiquetado Gray contra etiquetado no Gray;

La FIG. 10 es un diagrama de flujo del funcionamiento del decodificador LDPC usando mapeo no Gray;

La FIG. 11 es un diagrama de flujo del funcionamiento del decodificador LDPC de la Figura 3 usando mapeo Gray;

Las FIGs. 12A-12C son diagramas de las interacciones entre los nodos de comprobación y los nodos de bit en un proceso de decodificación;

Las FIGs. 13A y 13B son diagramas de flujo de procesos para calcular los mensajes salientes entre los nodos de comprobación y los nodos de bit usando, respectivamente, una técnica hacia delante-hacia atrás y una técnica paralela;

Las FIGs. 14A-14C son gráficos que muestran los resultados de simulación de códigos LDPC generados;

Las FIGs. 15A y 15B son diagramas del borde superior y el borde inferior, respectivamente, de la memoria organizada para mantener el acceso estructurado para realizar aleatoriedad en la codificación LDPC; y

La FIG. 16 es un diagrama de un sistema de ordenador que puede realizar los procesos de codificación y decodificación de códigos LDPC.

DESCRIPCIÓN DE LA REALIZACIÓN PREFERENTE

En la siguiente descripción, para fines explicativos, se establecen numerosos detalles específicos con el fin de proporcionar una comprensión profunda de la presente invención. Sin embargo, es aparente para aquel experto en la técnica que la presente invención puede practicarse sin estos detalles específicos o con una disposición equivalente. En otros casos, se muestran estructuras y dispositivos bien conocidos en diagrama de bloques con el fin de evitar ocultar de manera innecesaria la presente invención.

La FIG. 1 es un diagrama de un sistema de comunicaciones configurado para utilizar códigos de Comprobación de Paridad de baja Densidad (LDPC) , de acuerdo con una realización de la presente invención. Un sistema de comunicaciones digital 100... [Seguir leyendo]

1. Un método para codificar señales, comprendiendo el método: codificar un mensaje de entrada en una contraseña con un codificador de Comprobación de Paridad de Baja Densidad (LDPC) (203) donde la etapa de codificar comprende: recibir bits de información, i0, i1, …, im, …, ikldpc-1, inicializar bits de paridad, p0, p1, …, pj, pnldpc-kldpc-1, de un código de Comprobación de Paridad de Baja Densidad (LDPC) que tiene un índice de código de 4/5, 3/5, 8/9 o 9/10 de acuerdo con p0= p1= … = pnldpc-kldpc-1 = 0;

generar, en base a los bits de información, bits de paridad al acumular los bits de información realizando operaciones para cada bit de información, im, pj= pj im para cada valor correspondiente de j, y posteriormente realizar la operación, comenzando con j = 1, pj= pj

pj-1, para j = 1, 2, …, nldpc-kldpc-1; y

generar la contraseña, c, de tamaño nldpc cuando c = (i0, i1, …, ikldpc-1, p0, p1, …, pnldpc-kldpc-1) donde pj, para j = 1, 2, …,

nldpc-kldpc-1, es el contenido final de pj,

donde j es una dirección de bit de paridad igual a {x + m mod 360x q} mod (nldpc-kldpc) , nldpc es un tamaño de contraseña correspondiente a 64800, kldpc es un tamaño de bloque de información correspondiente al índice de código multiplicado por nldpc, m es un número entero correspondiente a un bit particular de información, y x indica una dirección de bit de paridad, donde cada fila de las siguientes tablas especifica direcciones x para un particular de los índices de código de 4/5, 3/5, 8/9 o 9/10 correspondientes a una particular de las tablas, donde q se especifica en la siguiente tabla para cada uno de los índice de código de 4/5, 3/5, 8/9 o 9/10, por lo que cada fila sucesiva de la correspondiente tabla para el índice de código particular proporciona todas las direcciones de bit de paridad j para el primer bit de información en cada grupo sucesivo de 360 bits de información, y cada fila sucesiva de la tabla proporciona todas las direcciones x usadas en el cálculo de direcciones de bit de paridad, j, para los siguientes bits de información de acuerdo con {x + m mod 360x q} mod (nldpc-kldpc) en cada grupo sucesivo de 360 bits de información:

Tabla 1

Tabla 2

Dirección de Acumuladores de Bit de Paridad (Índice 3/5) q = 72

Tabla 3

Tabla 4

2. Un codificador de Comprobación de Paridad de Baja Densidad (LDPC) para generar señales codificadas, que comprende: medios configurados para recibir bits de información, i0, i1, …, im, …, ikldpc-1, medios configurados para inicializar bits de paridad, p0, p1, …, pj, pnldpc-kldpc-1, de un código de Comprobación de

Paridad de Baja Densidad (LDPC) que tiene un índice de código de 4/5, 3/5, 8/9 o 9/10 de acuerdo con p0= p1= …

= pnldpc-kldpc-1 = 0; medios configurados para generar, en base a los bits de información, bits de paridad al acumular los bits de información realizando operaciones para cada bit de información, im, pj= pj

im para cada valor correspondiente de j, y posteriormente realizar la operación, comenzando con j = 1, pj= pj

pj-1, para j = 1, 2, …, nldpc-kldpc-1; y medios configurados para generar la contraseña, c, de tamaño nldpc cuando c = (i0, i1, …, ikldpc-1, p0, p1, …, pnldpc-kldpc-1) donde pj, para j = 1, 2, …, nldpc-kldpc-1, es el contenido final de pj, donde j es una dirección de bit de paridad igual a {x + m mod 360x q} mod (nldpc-kldpc) , nldpc es un tamaño de contraseña correspondiente a 64800, kldpc es un tamaño de bloque de información correspondiente al índice de código multiplicado por nldpc, m es un número entero correspondiente a un bit particular de información, y x indica una dirección de bit de paridad, donde cada fila de las siguientes tablas especifica direcciones x para un particular de los índices de código de 4/5, 3/5, 8/9 o 9/10 correspondientes a una particular de las tablas, donde q se especifica en la siguiente tabla para cada uno de los índice de código de 4/5, 3/5, 8/9 o 9/10, por lo que cada fila sucesiva de la correspondiente tabla para el índice de código particular proporciona todas las direcciones de bit de paridad j para el primer bit de información en cada grupo sucesivo de 360 bits de información, y cada fila sucesiva de la tabla proporciona todas las direcciones x usadas en el cálculo de direcciones de bit de paridad, j, para los siguientes bits de información de acuerdo con {x + m mod 360x q} mod (nldpc-kldpc) en cada grupo sucesivo de 360 bits de información:

Tabla 1

Tabla 2

Tabla 3

Tabla 4