CIP-2021 : G11C 29/52 : Protección de los contenidos de la memoria; Detección de errores en los contenidos de la memoria.
CIP-2021 › G › G11 › G11C › G11C 29/00 › G11C 29/52[1] › Protección de los contenidos de la memoria; Detección de errores en los contenidos de la memoria.
G FISICA.
G11 REGISTRO DE LA INFORMACION.
G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597).
G11C 29/00 Verificación del funcionamiento correcto de memorias; Ensayo de memorias durante su funcionamiento fuera de línea (offline")o en espera ("standby").
G11C 29/52 · Protección de los contenidos de la memoria; Detección de errores en los contenidos de la memoria.
CIP2021: Invenciones publicadas en esta sección.
SISTEMA DE SEGURIDAD CONTRA ATAQUES POR MARTILLEO DE FILAS; MEMORIA; MÉTODOS.
(28/05/2020). Solicitante/s: UNIVERSIDAD INDUSTRIAL DE SANTANDER. Inventor/es: AMAYA BELTRÁN,Andrés Felipe, ROA FUENTES,Élkim Felipe, GÓMEZ,Héctor.
La invención se refiere a un sistema de seguridad contra ataques por martilleo de filas que monitorea filas adyacentes para generar alertas que determinan acciones de mitigación aplicable a cualquier memoria dinámica de acceso aleatorio. En una de las modalidades el tamaño de las celdas de monitoreo es el mismo que de las celdas de almacenamiento, en donde las celdas de monitoreo emulan un efecto del doble de la capacitancia, haciendo a la celda de monitoreo menos susceptible a corrientes de fuga. En otra modalidad, el tamaño de la celda de monitoreo es distinto al de la celda de almacenamiento, lo que hará a dicha celda más susceptible ante las corrientes de fuga y permitirá una detección temprana del ataque de martilleo por filas, para que el controlador de la memoria de acceso aleatorio tome las acciones pertinentes, como el refresco de la memoria.
Dispositivo de memoria de semiconductor no volátil.
(28/08/2019) Un dispositivo de almacenamiento de semiconductor no volátil , que comprende:
una matriz de memoria ;
una pluralidad de circuitos de retención de datos (120-0∼ 120-7), en el que en los circuitos de retención de datos (120-0∼ 120-7), cada uno de los circuitos de retención de datos (120-0~120-7) comprende un circuito conectado a la matriz de memoria a través de una línea de bits (GBL) y que retiene datos para ser programados en una página seleccionada, y un circuito de salida que emite si una verificación está calificada o no en una verificación de programación; y
un circuito de determinación , conectado al circuito de salida de cada uno de los circuitos de retención de datos (120-0∼ 120-7), y que determina si los resultados de verificación de la pluralidad…
Métodos y sistemas para gestión de datos de memoria no volátil.
(09/01/2019) Un sistema, que comprende:
una primera matriz de memoria no volátil resistiva ;
una segunda matriz de memoria no volátil basada en transistores ; y
un controlador de memoria configurado para:
leer bits de datos almacenados en la primera matriz de memoria no volátil resistiva ;
escribir los bits de datos leídos de la primera matriz de memoria no volátil resistiva y un bit indicador en la segunda matriz de memoria no volátil basada en transistores , indicando el bit indicador si bits de datos almacenados en la segunda matriz de memoria no volátil basada en transistores son válidos; determinar si el bit indicador es válido en respuesta a un encendido del sistema después de un evento de alta temperatura,…