CIP-2021 : H03L 7/08 : Detalles del bucle cerrado en fase.
CIP-2021 › H › H03 › H03L › H03L 7/00 › H03L 7/08[2] › Detalles del bucle cerrado en fase.
H ELECTRICIDAD.
H03 CIRCUITOS ELECTRONICOS BASICOS.
H03L CONTROL AUTOMATICO, ARRANQUE, SINCRONIZACION O ESTABILIZACION DE GENERADORES DE OSCILACIONES O DE IMPULSOS ELECTRONICOS (de generadores dinamoeléctricos H02P).
H03L 7/00 Control automático de frecuencia o fase; Sincronización (sintonización de circuitos resonantes en general H03J; sincronización en los sistemas de comunicación digital, ver los grupos apropiados en la clase H04).
H03L 7/08 · · Detalles del bucle cerrado en fase.
CIP2021: Invenciones publicadas en esta sección.
Circuito de generación de reloj y procedimiento de generación de la señal de reloj.
(12/06/2019) Un circuito de generación de reloj , que comprende una primera fuente de reloj , una segunda fuente de reloj y un circuito de puerta lógica , en el que la primera fuente de reloj está acoplada al circuito de puerta lógica y la segunda fuente de reloj está acoplada al circuito de puerta lógica , la primera fuente de reloj comprende un primer circuito de oscilación y un primer circuito de polarización de corriente continua , el primer circuito de oscilación está acoplado al primer circuito de polarización de corriente continua , y el primer circuito de polarización de corriente continua está acoplado al circuito de puerta lógica , en el que
el primer circuito de oscilación está configurado…
Linealizador de forma de onda.
(12/06/2019) Una fuente de barrido de frecuencia para un radar FMCW que comprende un sintetizador de frecuencia de bucle de bloqueo de fase, incluyendo el bucle bloqueado en fase:
un oscilador controlado por tensión ;
medios para generar una primera forma de onda de barrido de frecuencia ;
medios para modular el oscilador controlado por tensión con la primera forma de onda de barrido de frecuencia añadida a una señal de corrección de bucle ;
una fuente de frecuencia de referencia para generar una salida de frecuencia de referencia; y
un medio discriminador de frecuencia/fase para generar una tensión de salida que, por medio de un filtro de bucle , forme la señal de corrección de bucle de manera que controle el oscilador controlado por tensión , teniendo el medio discriminador de frecuencia/fase una primera entrada y…
Potencia programable para una interfaz de memoria.
(21/05/2019). Solicitante/s: QUALCOMM INCORPORATED. Inventor/es: DIFFENDERFER,JAN CHRISTIAN, CHENG,YUEHCHUN CLAIRE.
Un procedimiento para el control de retardo en una interfaz de memoria, que comprende:
proporcionar una polarización de voltaje a un circuito de retardo, en el que la polarización de voltaje controla un retardo del circuito de retardo;
actualizar la polarización de voltaje a una velocidad de actualización; y
ajustar la velocidad de actualización basada en una velocidad de datos de una señal que está siendo retardada por el circuito de retardo, en el que dicha velocidad de datos indica la operación de velocidad de datos de la interfaz de memoria.
PDF original: ES-2713443_T3.pdf
Sistema de bloqueo y procedimiento del mismo.
(25/02/2015) Sistema de bloqueo, caracterizado por comprender una unidad de discriminación y conversión de fase digital, una unidad de filtro del bucle digital y una unidad de oscilación digital controlada por la tensión que están conectados a su vez, de modo que, la unidad de discriminación y conversión de fase digital está configurada para llevar a cabo el procesamiento de discriminación y conversión de fase de una señal de entrada Fi de una fuente estándar externa y de una señal de salida de retroalimentación Fo de un oscilador de cristal termostático local que pasa por una división de frecuencia para generar una señal de reloj clk y una señal sign que se utiliza para indicar una relación…
Procedimiento, circuito de mando de bus CAN y sistema bus CAN para la recuperación de una frecuencia de pulso de reloj de un bus CAN.
(15/01/2014) Procedimiento para la recuperación de una frecuencia de pulso de reloj (T) de un bus CAN con un dispositivomaestro con un generador de pulsos de reloj y con al menos un dispositivo subordinado , con las etapas:
a) preparación de la frecuencia de pulso de reloj (T) a través del generador de pulsos de reloj ;
b) emisión de al menos un cuadro (R), que contiene en la parte de la cabecera al menos un patrón binario (B)predeterminado, con la frecuencia de pulso de reloj (T) acondicionada a través del dispositivo maestro por medio del bus CAN ;
c) recepción del cuadro (R) enviado a través del dispositivo subordinado ;
d) extracción del patrón binario (B) predeterminado a partir del cuadro (R) recibido;
e) dotación del dispositivo subordinado con un bucle de regulación de las fases…
SINTETIZADOR DE FRECUENCIA Y DIVISOR DE FRECUENCIA POR D BASADO EN LA TOPOLOGÍA DE ENGANCHE POR INYECCIÓN.
(01/03/2013) Sintetizador de frecuencia y divisor de frecuencia por D basado en la topología de enganche por inyección.
El sintetizador comprende:
- un VCO , que proporciona una señal de salida con una frecuencia determinada (fVCO);
- un ILFD , con una entrada conectada a la salida del VCO , y que proporciona, en condiciones de enganche, una señal con una frecuencia de enganche fVCO/D, siendo D un entero; y
- un circuito de calibración de frecuencia que genera y envía a unas entradas de control del VCO y del ILFD una o más señales de sintonización, para sintonizar, de manera simultánea, al VCO a una curva de frecuencia determinada,…
Dispositivo de recuperación de datos de reloj.
(30/01/2013) Un dispositivo de recuperación de reloj / datos para recuperar una señal de reloj y datos, en base a una señal digital de entrada, que comprende:
un muestreador para recibir una entrada de una señal CK de reloj y una señal CKX de reloj, que tienen el mismo ciclo T, y también recibir una entrada de la señal digital;
proporcionar una primera señal aplicando un desfase, -Voff, a la señal digital, proporcionar una segunda señal aplicando un desfase, +Voff, a la señal digital, y, en cada n-ésimo periodo T(n) de este ciclo, muestrear, retener y emitir un valor digital DA(n) de la primera señal y un valor digital DB(n) de la segunda señal, en un momento tC indicado por la señal CK de reloj, y muestrear, retener y emitir un valor digital DXA(n) de la primera señal y un valor digital…
CALIBRACION DEL ANCHO DE BANDA PARA UN BUCLE BLOQUEADO EN FRECUENCIA.
(16/03/2006) Un método para calibrar un bucle bloqueado o fijado en frecuencia, que está destinado a filtrar una señal de referencia extraída de una red de transporte para utilizarla como una señal de referencia para un nodo de una red de comunicaciones , de manera que el método comprende: aplicar un primer valor de datos de sintonización (D1) al bucle bloqueado en frecuencia, de tal manera que el primer valor de datos de entrada de sintonización (D1) se aplica a un convertidor de digital a analógico que comprende el bucle bloqueado en frecuencia, a fin de suministrar una primera señal de tensión (V1), de modo que dicha primera señal de tensión (V1)…
OSCILADOR CONTROLADO POR SEÑAL DE DATOS PARA DISPOSITIVO DE PRESENTACION DE VIDEO.
(16/06/2003) La frecuencia libre de un oscilador horizontal controlado por bus es ajustada programando una primera señal de datos (DATOS 2) que está acoplada a un conversor digital a analógico . La programación hace que la primera señal de datos sea no alterable. La programación se hace durante la fabricación de una oblea que incluye el oscilador. Una segunda señal de datos (DATOS 1) que está acoplada desde un microprocesador a través de un bus (BUS) y a través de un segundo conversor analógico a digital al oscilador puede variar la frecuencia libre del oscilador para facilitar la compensación de tolerancia. La primera señal de datos es inmune frente a errores de datos. La segunda señal de datos no es inmune a los errores de datos pero puede variar la frecuencia…
OSCILADOR CONTROLADO POR SEÑAL DE DATOS PARA UN APARATO DE PRESENTACION.
(16/08/2000) LA FRECUENCIA DE FUNCIONAMIENTO LIBRE DE UN OSCILADOR HORIZONTAL CONTROLADO POR COLECTOR BUS SE AJUSTA MEDIANTE PROGRAMACION DE UNA SEÑAL DE DATOS PRIMERA (DATA 2) QUE ESTA ACOPLADA A UN CONVERTIDOR NUMERICO-ANALOGICO . LA PROGRAMACION PROVOCA QUE LA SEÑAL DE DATOS PRIMERA SEA NO ALTERABLE. LA PROGRAMACION SE EFECTUA DURANTE LA FABRICACION DE UNA OBLEA QUE INCLUYE EL OSCILADOR. UNA SEÑAL DE DATOS SEGUNDA (DATA 1) QUE ESTA ACOPLADA DESDE EL MICROPROCESADOR POR MEDIO DE UN COLECTOR BUS (BUS) Y POR MEDIO DE UN CONVERTIDOR NUMERICO-DIGITAL AL OSCILADOR PUEDE VARIAR LA FRECUENCIA DE LIBRE FUNCIONAMIENTO DEL OSCILADOR PARA DAR COMPENSACION DE TOLERANCIA. LA SEÑAL DE DATOS PRIMERA NO ES INMUNE A ERRORES DE DATOS PERO PUEDE…
CIRCUITO CERRADO DE FASE ADAPTATIVA.
(16/07/1998). Solicitante/s: THOMSON CONSUMER ELECTRONICS, INC.. Inventor/es: RUMREICH, MARK, FRANCIS, CANFIELD, BARTH, ALAN, SCHEMMANN, HEINRICH.
SE PRESENTA UN SISTEMA PLL QUE TIENE UN OSCILADOR VARIABLE Y UN APARATO PARA GENERAR SEÑALES DE ERROR TANTO DE FASE COMO DE FRECUENCIA PARA CONTROLAR EL OSCILADOR VARIABLE. EL SISTEMA INCLUYE UN APARATO SENSIBLE A LA POLARIDAD DE LA SEÑAL DE ERROR DE FRECUENCIA, PARA DESCONECTAR DE FORMA SELECTIVA LA SEÑAL DE ERROR DE FRECUENCIA DEL OSCILADOR VARIABLE CUANDO EL SISTEMA PLL ALCANZA LA FRECUENCIA.
METODO Y APARATO PARA EL CONTROL AUTOMATICO DE UN CIRCUITO.
(16/09/1997) UN CONTROL DE CIRCUITO AUTOMATICO PUEDE HACERSE DE DOS FORMAS: LA PRIMERA SOLUCION USADA POR EJEMPLO EN APLICACIONES PLL ES UNA SEÑAL DE CONTROL DE CIRCUITO EMITIDA POR UN COMPARADOR DE FASE SENSIBLE A LOS BORDES CON NIVELES DE SALIDA DE TRES ESTADOS. EN CADA CICLO DE LA FRECUENCIA DE REFERENCIA LA SALIDA DEL COMPARADOR DE FASE SE VA AL NIVEL ALTO O BAJO DURANTE UN TIEMPO QUE ES PROPORCIONAL A LA DIFERENCIA DE FASE ENTRE LA ENTRADA DE REFERENCIA DE MEDICION. DENTRO DEL CONTROL DE CIRCUITO SE CARGA O SE DESCARGA UN CONDENSADOR POR MEDIO DE UN RESISTOR QUE SUMINISTRA UNA FUNCION INTEGRADORA. CUANDO LA SALIDA DEL COMPARADOR DE FASE TIENE UNA ALTA IMPEDANCIA EL VOLTAJE DE CONTROL RESPECTIVO SE MEMORIZA…
REGENERADOR DE SEÑAL DE RELOJ COMPRENDIENDO UN OSCILADOR DE CUARZO INCORPORADO EN UN BUCLE DE ENGANCHE DE FASE.
(16/06/1995). Solicitante/s: PHILIPS ELECTRONICS N.V.. Inventor/es: DOORNENBAL, ANTHONY.
LA FRECUENCIA DE UN OSCILADOR DE CRISTAL DE VOLTAJE DE UN CONTROLADO PUEDE SER INFLUENCIADO DE UNA MANERA CONVENCIONAL MEDIANTE ELEMENTOS DE DIODO VARICAP FORMANDO LA CAPACIDAD DE CARGA DEL OSCILADOR DE CRISTAL. EN ORDEN A OBTENER UNA AMPLIA GAMA DE ARRASTRE DE FRECUENCIA, LA CAPACIDAD DE CARGA ES ALTERNATIVAMENTE INTERRUMPIDA DE FORMA CONOCIDA. DE ACUERDO CON LA INVENCION UN DIODO LLAVE DE CAMBIO DE BANDA 846) PUEDE SER EMPLEADO COMO CONMUTADOR SI EL TIEMPO DE CARGA DEL DIODO DE ESTE DIODO ES TANTO O MAS LARGO QUE EL CICLO DEL OSCILADOR. MEDIANTE ELEMENTOS DE CONTROL DE VOLTAJE DE BAJA FRECUENCIA EL DIODO SE AUTOCONMUTA DENTRO DEL CICLO DEL OSCILADOR, DE MODO QUE SE HAGA POSIBLE LA REGULACION PROPORCIONAL DE LA FRECUENCIA.
METODO Y DISPOSITIVO DE SINTESIS DE FRECUENCIA.
(16/06/1995) LA PRESENTE INVENCION SE REFIERE A LA SINTESIS DE FRECUENCIA CON UN OSCILADOR CONTROLADO INCLUIDO EN UN BUCLE ENGANCHADO EN FASE (PLL), DONDE LA FRECUENCIA DE LA SEÑAL DE SALIDA ES DIVIDIDA PERIODICAMENTE POR ENTEROS DIFERENTES, DE MODO QUE LA FRECUENCIA ES, EN VALOR MEDIO, DIVIDIDA POR UN VALOR QUE ES IGUAL A UN ENTERO N MAS, O MENOS, UNA FRACCION DE VALOR ABSOLUTO MENOR QUE LA UNIDAD. LA POSICION DE FASE DE LOS PULSOS FORMADOS DE ESTE MODO, SE COMPARA CON LA FASE DE LOS PULSOS DERIVADOS DE UNA SEÑAL DE REFERENCIA CON LOS QUE SE FORMA UNA SEÑAL DE ERROR DE FASE. CON EL FIN DE ELIMINAR VARIACIONES PERIODICAS DE UNA SEÑAL DE OSCILADOR DE CONTROL, COMO RESULTADO DEL JITTER DE FASE, SE AÑADE O RESTA A LA SEÑAL DE ERROR DE FASE, DE FORMA CONOCIDA, UN VALOR DE CORRECCION DEPENDIENTE DE LA MENCIONADA FRACCION NUMERICA. PARA ELIMINAR LA NECESIDAD DE MULTIPLICAR…
RECEPTOR PARA SEÑALES DE ESPECTRO EXTENDIDO, ESPECIALMENTE RECEPTOR DEL TIPO GPS.
(01/04/1995). Solicitante/s: ALCATEL SEL AKTIENGESELLSCHAFT. Inventor/es: WOLF, MICHAEL, BEIER, WOLFGANG.
LOS RECEPTORES PARA SEÑALES EXTENDIDAS DE BANDA MUESTRAN UN CIRCUITO REGULADOR DE FASES DE SOPORTE PARA LA FRECUENCIA Y FASE DE SOPORTE Y UN CIRCUITO REGULADOR DE FASE DE CODIGO PARA LA FRECUENCIA Y FASE DE CODIGO. PARA PODER RECIBER INCLUSO SEÑALES CON MUCHO CRUJIDOS DEBE SER ESPECIALMENTE EL CIRCUITO REGULADOR DE FASES DE SOPORTE DE BANDA MUIY PEQUEÑA. ESTO TIENE POR CONSECUENCIA UNA ZONA MUY ESTRECHA DE CAPTACION. SEGUN EL INVENTO, EN LUGAR DE UTILIZAR UNA ESTRATEGIA DE BUSQUEDA COSTOSA, SE APROVECHA EL HECHO DE QUE EL CIRCUITO REGULADOR DE FASES DE CODIGO DESCANSA MAS FACILMENTE. EN EL CIRCUITO REGULADOR DE CODIGO SE TOMA UNA SEÑAL QUE DA LA DIVERGENCIA ENTRE EL VALOR TEORICO Y REAL DE LA FRECUENCIA DE CODIGO. ESTA SEÑAL SE CONDUCE AL DIRCUITO REGULADOR DE FASES DE SOPORTE COMO SEÑAL REGULADORES ADICIONAL.
(16/12/1994) DETECTOR DE FASE HORIZONTAL DE UN APARATO DE TELEVISION, QUE RECIBE UNA SEÑAL DE VIDEO COMPUESTA ANALOGICA QUE SE MUESTREA Y DIGITALIZA A UNA VELOCIDAD DETERMINADA DE ACUERDO CON UNA SEÑAL DE RELOJ (CK). EL FLANCO DE SUBIDA DE UNA SEÑAL SIMULADA DE IMPULSOS DE SINCRONIZACION SE COMPUTA A PARTIR DE UNA SEÑAL DIGITALIZADA UTILIZANDO LA INTERPOLACION. EL DETECTOR DE FASE RECIBE TAMBIEN UNA SEGUNDA SEÑAL (OSC) QUE INDICA EL FLANCO DE TRANSICION DE UNA SEÑAL DE OSCILADOR HORIZONTAL. LA TEMPORIZACION DEL FLANCO DE TRANSICION SE CONTIENE EN LA PRIMERA (MS) Y LA SEGUNDA (SK) PARTES DE UNA SEÑAL. LA PRIMERA PARTE (MS) ES UNA SEÑAL PERIODICA CON UN FLANCO DE TRANSICION COINCIDENTE CON EL DE LA SEÑAL DE RELOJ (CK), Y LA SEGUNDA PARTE (SK)…
FILTRO DE INTEGRACION/SEPARACION.
(01/08/1994). Solicitante/s: AEG MOBILE COMMUNICATION GMBH. Inventor/es: KUBETZKO, DIETRICH, DIPL.-ING.
UN FILTRO DE INTEGRACION/SEPARACION CON UNA ENTRADA Y DOS SALIDAS SEPARADAS CONTIENE UN UNICO AMPLIFICADOR DE OPERACIONES CONECTADO EN EL LATERAL DE ENTRADA CON UNA ENTRADA DEL FILTRO POR UNA RESISTENCIA Y CON SALIDAS DE RAMALES INTEGRADOS POR UN CONDENSADOR Y CONECTADO EN EL LATERAL DE SALIDA CON LAS SALIDAS DE RAMALES INTEGRADAS POR UNA RESISTENCIA Y CON LA SALIDA DE RAMALES PROPORCIONALES POR UN CONDENSADOR Y POR UNA RESISTENCIA ACOPLADA A MASA.
CIRCUITO DE ESTABILIZACION DE BLOQUEO DE FASE.
(16/12/1993) EN SU UTILIZACION EN UN RECEPTOR DIGITAL DE TELEVISION, EL INVENTO ESTA ASOCIADO CON UN PRIMER CIRCUITO DE BLOQUEO DE FASE QUE PRODUCE UNA SEÑAL DE MUESTREO DE RELOJ BLOQUEADA A LA LINEA HORIZONTAL QUE SINCRONIZA LOS COMPONENTES DE UNA SEÑAL COMPUESTA DE VIDEO. UN SEGUNDO CIRCUITO DIGITAL DE BLOQUEO DE FASE ESTA CRONOMETRADO POR LA SEÑAL DE MUESTREO DE RELOJ Y PRODUCE UNA SEÑAL DIGITAL BLOQUEADA A LA SEÑAL DE COLOR. ESTA SEÑAL DIGITAL SE EMPLEA COMO SEÑAL REGENERADA SUBPORTADORA DE COLOR PARA DESMODULAR SINCRONAMENTE LOS COMPONENTES DE CROMINANCIA DE LAS SEÑALES COMPUESTAS DE VIDEO EN LAS SEÑALES I Y Q DE DIFERENCIA DE COLOR. PARA COMPENSAR LA INESTABILIDAD…
DISCRIMINADOR DE FASE PARA CONEXION PLL.
(01/12/1993). Solicitante/s: DEUTSCHE THOMSON-BRANDT GMBH. Inventor/es: SCHOLZ, WERNER, DIPL.-ING..
DISCRIMINADOR DE FASE PARA UNA CONEXION PLL DE GENERACION DE INTERVALO BIT Y CODIFICACION O REGENERACION DE UNA CADENCIA DE BIT (A) TRANSMITIDA.EL INVENTO CORRESPONDE A LA INCLINACION DE LA CURVA CARACTERISTICA (3C) DEL DISCRIMINADOR SEGUN LA DISTRIBUCION DE FASE (3B). SE IMPIDE QUE DESVIACIONES GRANDES DE FASES PRODUCIDAS EN INSTANTES BREVES DE TIEMPO INFLUYAN SOBRE LA TENSION DE REGULACION (UR).
CIRCUITO DE SINCRONIZACION DE FASE.
(01/12/1993) SE DESCRIBE UN CIRCUITO DE SINCRONIZACION DE FASE QUE PUEDE UTILIZARSE EN SISTEMAS DIGITALES CON INESTABILIDAD EN LA FRECUENCIA DE LA SEÑAL DE RELOJ. EL CIRCUITO TIENE UN OSCILADOR ANALOGICO CUYA FRECUENCIA SE DETERMINA POR UNA SEÑAL DE CONTROL ANALOGICA. LA SEÑAL OSCILATORIA SE DIGITALIZA Y COMPARA EN FASE CON UNA SEÑAL DE REFERENCIA DIGITAL, CONVIRTIENDOSE LA SALIDA DIGITAL DEL COMPARADOR DE FASE EN UNA SEÑAL ANALOGICA QUE SUMINISTRA LA SEÑAL DE CONTROL DE OSCILADOR. EN LA APLICACION DEL INVENTO A UN RECEPTOR DIGITAL DE TELEVISION QUE TIENE UN RELOJ DE BLOQUEO DE LINEA, EL CIRCUITO DE SINCRONIZACION DE FASE REGENERA DOS SEÑALES DE SUBPORTADORA (COS,SIN)…
PROCEDIMIENTO Y COLOCACION DE CONMUTADOR PARA SINCRONIZACION, ESPECIALMENTE DE UN OSCILADOR REGIDOR DE TENSION PERTENECIENTE A UN EQUIPO DE INTERCESION.
(01/01/1993). Solicitante/s: SIEMENS NIXDORF INFORMATIONSSYSTEME AKTIENGESELLSCHAFT. Inventor/es: BACKHAUS, MARTIN, HUBERT, CHRISTIAN.
PARA SINCRONIZACION DE UN OSCILADOR REGIDOR DE TENSION ESTAN PREVISTOS UN EQUIPO DE MEDIDA Y OTRO DE DIRECCION REGIDO POR ESTE. EL EQUIPO DE MEDIDA VERIFICA LA DESVIACION DE LAS FASES DEL IMPULSO DE TACTO ENGENDRADO DESDE EL OSCILADOR AL IMPULSO DE TACTO EXTERNO DE LA FRECUENCIA DIFERENTE. COMO DISPOSITIVO DE DIRECCION SIRVE ESPECIALMENTE UN MICROPROCESADOR O UN MICROCOMPUTADOR.
UN DISPOSITIVO DE CONTROL DE FRECUENCIA DE UN RELOJ SOBRE UNA SEÑAL EXTERIOR.
(01/10/1984). Solicitante/s: STANDARD ELECTRICA, S.A..
DISPOSITIVO DE CONTROL DE FRECUENCIA DE UN RELOJ SOBRE UNA SEN/AL EXTERIOR DE MUY EXACTA FRECUENCIA MEDIA PERO CON UNA ELEVADA INESTABILIDAD.CONSTA DE UN COMPARADOR DE FASE QUE RECIBE LA SEN/AL DE REFERENCIA; DE UN FILTRO PASO BAJO; Y DE UN CIRCUITO DE CONMUTACION QUE CONTROLA EL OSCILADOR CONTROLADO POR TENSION.DE APLICACION EN CENTRALES TELEFONICAS DIGITALES QUE UTILIZAN MODULACION POR IMPULSOS CODIFICADOS.
UN METODO DE PONER EN FASE UN OSCILADOR CON UNA SEÑAL DE ENTRADA.
(16/08/1983). Solicitante/s: TELEFONAKTIEBOLAGET L M ERICSSON.
METODO PARA PONER UN OSCILADOR EN FASE CON UNA SEÑAL ENTRANTE. CONSISTE EN DETERMINAR SI LA DIFERENCIA DE FASE ENTRE LA SEÑAL DE SALIDA DEL OSCILADOR Y LA SEÑAL ENTRANTE ES POSITIVA O NEGATIVA Y, EN RESPUESTA A ELLO, SE HACE QUE EL OSCILADOR EMITA UNA U OTRA DE DOS FRECUENCIAS DE SEÑAL DE SALIDA, DE LAS CUALES UNA ES PREFIJADAMENTE SUPERIOR, MIENTRAS LA OTRA ES PREFIJADAMENTE INFERIOR, A LA FRECUENCIA DE SEÑAL ENTRANTE. EL OSCILADOR SE PONE DE ESTE MODO EN FASE CON LA SEÑAL ENTRANTE CUANDO LAS DOS FRECUENCIAS DE SEÑAL DE SALIDA SE EMITEN ALTERNATIVAMENTE.
UN DETECTOR DE FASE DIGITAL.
(01/11/1982). Solicitante/s: STANDARD ELECTRICA, S.A..
CIRCUITO DE CORRECCION PARA LA ENTRADA DE UN DETECTOR DE FASE DIGITAL. PRESENTA UNA ENTRADA (R) PARA UNA SEÑAL DE REFERENCIA, UNA ENTRADA (V) PARA UNA SEÑAL DE COMPARACION Y DOS SALIDAS (R' Y V') QUE SE CONECTAN A LAS ENTRADAS DEL DETECTOR DE FASE (PDT) Y ESTA FORMADO POR UN CIRCUITO MONOESTABLE (MF), UN CONDENSADOR (C1) Y UNA SERIE DE PUERTAS DE CONMUTACION (G1 A G6). DESPUES DE UNA INTERRUPCION DE LA SEÑAL DE REFERENCIA Y GRACIAS AL MONOESTABLE, EL CIRCUITO REALIZA UNA CONMUTACION DE SUS ENTRADAS CON SUS SALIDAS. DE APLICACION EN SISTEMAS DE BUCLE SINCRONIZADO EN FASE.
UN CIRCUITO PARA LA GENERACION DE FRECUENCIA.
(16/02/1976). Solicitante/s: STANDARD ELECTRICA, S.A..
Resumen no disponible.
PERFECCIONAMIENTOS EN DISPOSITIVOS OSCILANTES DE RADIOFRECUENCIA.
(01/05/1960). Ver ilustración. Solicitante/s: MARCONI'S WIRELESS TELEGRAPH COMPANY LIMITED.
Perfeccionamientos en dispositivos osciladores de radiofrecuencia, caracterizados por comprender en combinación dos orígenes de oscilaciones; medios dependientes de las partidas o desviaciones; medios dependientes de las partidas o desviaciones de una relación de fase predeterminada entre dichos orígenes para producir una señal de control que se emplea para controlar la frecuencia de, por lo menos, uno de dichos orígenes, en una dirección para hacer que dicha señal de control tienda a cero; un oscilógrafo: medios para emplear las oscilaciones procedentes de los orígenes mencionados para comunicar deflexión al oscilógrafo citado en una u otra de dos direcciones ordinadas, a fin de producir un modelo característico de representación por medio del oscilógrafo mencionado; y medios para dirigir una señal procedente de dicha señal de control para colocar en posición el modelo mencionado.
