CIP-2021 : G06F 15/80 : que comprenden un conjunto de unidades de procesamiento con control común,
p. ej. varios procesadores de datos de instrucción única (G06F 15/82 tiene prioridad).
CIP-2021 › G › G06 › G06F › G06F 15/00 › G06F 15/80[2] › que comprenden un conjunto de unidades de procesamiento con control común, p. ej. varios procesadores de datos de instrucción única (G06F 15/82 tiene prioridad).
G FISICA.
G06 CALCULO; CONTEO.
G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N).
G06F 15/00 Computadores digitales en general (detalles G06F 1/00 - G06F 13/00 ); Equipo de procesamiento de datos en general.
G06F 15/80 · · que comprenden un conjunto de unidades de procesamiento con control común, p. ej. varios procesadores de datos de instrucción única (G06F 15/82 tiene prioridad).
CIP2021: Invenciones publicadas en esta sección.
Procesador digital de señales y dispositivo de comunicación de banda base.
(05/11/2018) Una unidad de ejecución de vectores para su uso en un procesador digital de señales que tiene un núcleo de procesador, dicho núcleo comprendiendo una memoria de programa dispuesta para contener instrucciones para una pluralidad de unidades de ejecución, el procesador digital de señales comprendiendo adicionalmente una pluralidad de unidades de memoria de datos dispuestas para contener datos para ser usados por la unidad de ejecución de vectores, el núcleo, la unidad de ejecución de vectores y las unidades de memoria de datos estando interconectadas por una red , dicha unidad de ejecución de vectores estando dispuesta para ejecutar instrucciones, incluyendo instrucciones vectoriales que deben realizarse en datos múltiples en forma…
Procesador digital de señales y método para direccionar una memoria en un procesador digital de señales.
(18/10/2017) Un procesador digital de señales que comprende al menos una unidad funcional, que puede ser una unidad de ejecución de vectores , o un acelerador, y al menos una primera unidad de memoria dispuesta para proporcionar datos para ser operados por la unidad funcional, una tercera unidad y una red en chip que conecta la unidad funcional, la primera unidad de memoria y la tercera unidad, dicho procesador digital de señales estando caracterizado porque la tercera unidad está dispuesta para proporcionar datos de direccionamiento en la forma de un vector de direcciones para ser usado para direccionar la primera unidad de memoria , dicha tercera unidad siendo conectable a la primera unidad de memoria…
Procesador de señal digital y dispositivo de comunicación de banda base.
(16/08/2017) Un procesador de señal digital que comprende:
- un núcleo de procesador que incluye una unidad de ejecución de enteros configurada para ejecutar instrucciones de enteros; y
- al menos una primera y una segunda unidades de ejecución de vectores separadas y acopladas al núcleo de procesador teniendo dichas unidades de ejecución de vectores un primer y un segundo número de rutas de datos, respectivamente, estando cada una de dichas unidades de ejecución de vectores dispuesta para ejecutar instrucciones, incluyendo instrucciones de vectores que se deben realizar en múltiples palabras de datos de valor y complejos en forma de un vector y para devolver una señal cuando ha acabado indicando al núcleo que está lista, estando…
Arquitectura híbrida SIMD/MIMD dinámicamente reconfigurable de un coprocesador para sistemas de visión.
(04/07/2013). Ver ilustración. Solicitante/s: UNIVERSIDADE DE SANTIAGO DE COMPOSTELA. Inventor/es: NIETO LAREO,Alejandro Manuel, BREA SÁNCHEZ,Victor Manuel, VILARIÑO,David López.
La presente invención se refiere a una arquitectura híbrida Simple Instrucción-Múltiples Datos (SIMD)/Múltiples Instrucciones-Múltiples Datos (MIMD), dinámicamente reconfigurable, de un coprocesador que se emplea en sistemas de altas prestaciones para tareas de visión por computador. La arquitectura comprende un conjunto de elementos de procesamiento (PE) que reciben datos a través de una red local o de una cola de entrada serie salida paralela (SIPO), ambas gestionadas por un procesado de entrada programable (PIP). Los resultados obtenidos se envían al exterior a través de una cola de entrada paralela y salida serie (PISO) o a través de la red local, estando ambos elementos gestionados por el procesador de salida programable (POP).
ARQUITECTURA HÍBRIDA SIMD/MIMD DINÁMICAMENTE RECONFIGURABLE DE UN COPROCESADOR PARA SISTEMAS DE VISIÓN.
(29/11/2012) La presente invención se refiere a una arquitectura híbrida Simple Instrucción-Múltiples Datos (SIMD)/Múltiples Instrucciones-Múltiples Datos (MIMD), dinámicamente reconfigurable, de un coprocesador que se emplea en sistemas altas prestaciones para tareas de visión por computador. La arquitectura comprende un conjunto de elementos de procesamiento (PE) que reciben datos a través de una red local o de una cola de entrada serie salida paralela (SIPO), ambas gestionadas por un procesado de entrada programable (PIP). Los resultados obtenidos se envían al exterior a través de una cola de entrada paralela y salida serie (PISO) o a través de la red local, estando ambos elementos gestionados por el procesador de salida programable (POP).
Dispositivo de direccionamiento para procesador paralelo.
(15/08/2012) Procesador paralelo que comprende procesadores elementales que comprenden cada uno al menos unaunidad de cálculo y al menos una memoria que incluye palabras de memoria, y dispuestos según una topología, conuna posición determinada en el seno de esta topología y capaces de ejecutar simultáneamente una mismainstrucción sobre datos diferentes, incluyendo la instrucción la lectura de al menos un operando y/o incluyendo laescritura de al menos un resultado, caracterizado porque la instrucción define el conjunto de las lecturas y/o elconjunto de las escrituras de los procesadores elementales, cada uno en su propia memoria como una lectura y/oescritura…
SISTEMA DE PROCESAMIENTO DE DATOS Y DISPOSITIVO DE COMPUTACIÓN.
(12/03/2012) Sistema de procesamiento de datos y dispositivo de computación.
El sistema comprende:
- unos dispositivos de computación que procesan en paralelo parte de un algoritmo, de manera concurrente y sincronizada;
- unos medios de comunicación que interconectan a dichos dispositivos de computación entre sí;
- unos medios de control conectados con dichos medios de comunicación y con dichos dispositivos de computación y previstos para controlarlos;
- unos medios de sincronización que comprenden, en uno (T1) o más de dichos dispositivos de computación, una unidad de monitorización y desbloqueo (Ua) configurada para comparar los datos de las entradas (a, b) de su dispositivo de computación (T1) con una condición…
(01/01/2004). Ver ilustración. Solicitante/s: BRITISH AEROSPACE. Inventor/es: KING, DOUGLAS, B. S., BRITISH AEROSPACE.
Dispositivo para tratar datos que representan una pluralidad de ejemplos, con lo que se determina una plantilla genérica que representa dichos ejemplos, donde dicho dispositivo comprende: un conjunto de medios de memoria de bits que define una memoria neural para almacenar bits binarios que representan a una pluralidad de ejemplos, y un conjunto de dispositivos de suma y de umbral, cada uno para recibir como entradas los bits de los grupos respectivos de dichos medios de memoria de bits de dicho conjunto y cada uno de ellos para proporcionar una salida prefijada si la suma de dichas entradas excede de un umbral prefijado, con lo que se obtiene a la salida de dicho conjunto de dispositivos de suma y de umbral, un modelo de bit que define una plantilla genérica que representa a dichos ejemplos.
COMPARACION DEL VALOR HAMMING PARA AGRUPACIONES DE VITS NO PONDERADAS.
(01/12/2003) Un comparador de valor de Hamming para proporcionar una salida indicativa de la relación de valor de Hamming de una primera matriz sin peso monodimensional o de mayor número de dimensiones de bits sin peso (a1...a8) y una segunda matriz sin peso monodimensional o de mayor número de dimensiones de bits sin peso (b1...b), en el que el valor de Hamming de una matriz sin peso dada es el número de 1 lógicos en ella, y la relación del valor de Hamming de dos matrices sin peso indica cuál tiene el mayor valor de Hamming o si los valores de Hamming de las mismas son iguales, comprendiendo dicho comparador de valor de Hamming: medios para aplicar los bits procedentes de dichas matrices a medios de tratamiento que comprenden una pluralidad de capas de celdas (22, 36, 46, 56, etc.) de manipulación de (n+n) bits, teniendo cada celda (22, 36, 46, 56,…
JERARQUIAS DE UMBRALES MULTIPLES DE N ELEMENTOS BINARIOS.
(01/04/2003). Solicitante/s: BRITISH AEROSPACE PUBLIC LIMITED COMPANY. Inventor/es: KING, DOUGLAS, BEVERLEY, STEVENSON, MACDIARMID, IAN PETER, MOORE, COLIN.
Comparador binario no ponderado, para comparar el valor de Hamming de N entradas no ponderadas con un valor de umbral T y para indicar si dicho valor de Hamming sobrepasa dicho valor de umbral, caracterizado por: unos medios destinados a aplicar unos subgrupos respectivos de dichas entradas no ponderadas a unos medios de suma y umbral respectivos; unos medios destinados a aplicar un valor de umbral a cada uno de dichos medios de suma y umbral; y unos medios destinados a hacer pasar las salidas de dichos medios de suma y umbral a unos medios adicionales de suma y umbral para obtener una salida que indique si el valor de Hamming de las entradas no ponderadas sobrepasa dicho valor de umbral.
SISTEMA DE GESTION INFORMATICA.
(16/09/2002). Ver ilustración. Solicitante/s: IMAGINATION TECHNOLOGIES LIMITED. Inventor/es: WHITTAKER, JAMES, ROBERT, ROWLAND, PAUL.
SISTEMA DE GESTION DE TRATAMIENTO DE DATOS QUE COMPRENDE UNA O MAS ENTRADAS DE DATOS Y UNA O MAS SALIDAS DE DATOS . INCLUYE IGUALMENTE UNA O MAS UNIDADES DE PROCESO DE DATOS , UN MEDIO DE ALMACENAMIENTO DE DATOS Y UN NUCLEO DE CONTROL . LOS MEDIOS DE CONTROL INCLUYEN MEDIOS PARA ENCAMINAR DATOS ENTRE LA ENTRADA DE DATOS, LA SALIDA DE DATOS, LOS MEDIOS DE TRATAMIENTO DE DATOS Y LOS DE ALMACENAMIENTO DE DATOS, EN UNA O VARIAS OPERACIONES PROGRAMABLES DE ENCAMINAMIENTO. EL SISTEMA PUEDE HACER QUE LOS MEDIOS DE PROCESO DE DATOS COMIENCEN UNA OPERACION PREESTABLECIDA DE PROCESO DE DATOS. PUEDE IGUALMENTE DETERMINAR REPETIDAS VECES LAS OPERACIONES DE ENCAMINAMIENTO Y DE TRATAMIENTO DE DATOS QUE PUEDEN SER EJECUTADAS, Y A CONTINUACION SE ENCUENTRA EN CONDICIONES PARA COMENZAR LA EJECUCION DE AL MENOS UNA DE LAS OPERACIONES ASI DETERMINADAS, QUE PUEDEN SER EJECUTADAS.
ORGANOS SENSORIALES TOPOGRAFICOS DE RED NEURONAL Y PROCEDIMIENTO.
(16/05/2002) SE PRESENTAN LOS COMPONENTES DE DISEÑO PRINCIPALES QUE SON LA BASE PARA LA INCORPORACION DE UNA RETINA FISIOLOGICAMENTE FIDEDIGNA Y OTROS MODELOS DE ORGANOS SENSORIOS TOPOGRAFICOS EN CIRCUITOS INTEGRADOS UNIVERSALES CNN. SI LAS DISTINTAS RETINAS SE INCORPORAN EN UN CIRCUITO INTEGRADO UNIVERSAL CNN, DE FORMA PROGRAMABLE, SE LE PUEDE DENOMINAR "OJO BIONICO CNN", UN DISPOSITIVO CAPAZ DE LLEVAR A CABO UNA AMPLIA GAMA DE FUNCIONES DE TRATAMIENTO DE IMAGENES PARECIDAS A LAS QUE REALIZAN LAS RETINAS BIOLOGICAS. LA MAQUINA UNIVERSAL CNN TIENE LAS CARACTERISTICAS ESPECIALES DE QUE 1) ES PROGRAMABLE Y 2) INCLUYE UNA MEMORIA LOCAL. LA PROGRAMACION SE ALMACENA EN FORMATO ANALOGICO Y LOGICO (EL PROGRAMA…
ARQUITECTURA RESISTENTE A LOS DEFECTOS BASADA EN CELDAS CON USO BENEFICIOSO DE CELDAS DE RESERVA NO ASIGNADAS.
(16/03/2001). Solicitante/s: HYPERCHIP INC. Inventor/es: NORMAN, RICHARD S.
UN SISTEMA DE PROCESAMIENTO DE DATOS QUE CONTIENE UNA RED MONOLITICA DE CELULAS CON REDUNDANCIA SUFICIENTE PROVISTA A TRAVES DE LA SUSTITUCION LOGICA DIRECTA DE CELULAS DEFECTUOSAS POR CELULAS LIBRES PARA PERMITIR QUE SEA ORGANIZADA UNA RED MONOLITICA GRANDE DE CELULAS SIN DEFECTOS INCORREGIBLES, DONDE LAS CELULAS TIENEN UNA VARIEDAD DE PROPIEDADES UTILES. EL SISTEMA DE PROCESAMIENTO DE DATOS DE ACUERDO CON LA PRESENTE INVENCION SUPERA EL LIMITE DE TAMAÑO DE PORCION DE MEMORIA Y CUELLOS DE BOTELLA DE CONEXION SIN PORCION DE MEMORIA DE ARQUITECTURAS BASADAS EN PORCION DE MEMORIA, EL CUELLO DE BOTELLA VON NEUMANN DE ARQUITECTURAS DE UNIPROCESADOR, LA MEMORIA Y CUELLOS DE BOTELLA DE E/S DE ARQUITECTURAS DE PROCESAMIENTO PARALELAS, Y EL CUELLO DE BOTELLA DE ANCHO DE BANDA DE ENTRADA DE PANTALLAS DE ALTA RESOLUCION, Y SOPORTA LA INTEGRACION DE HASTA UN SISTEMA DE PROCESAMIENTO DE DATOS PARALELO SOLIDAMENTE COMPLETO EN UNA ENTIDAD MONOLITICA UNICA.
PROCEDIMIENTO PARA ANALIZAR UN CONSTITUYENTE DE UNA MUESTRA MEDICA.
(16/01/2000) PROCESO PARA EL ANALISIS DE UN COMPONENTE DE UNA PRUEBA MEDICA POR MEDIO DE UN APARATO DE ANALISIS AUTOMATICO, EN DONDE SE REALIZA UNA REACCION DE LA MUESTRA CON UN SISTEMA REACTIVO Y SE MIDE UNA MAGNITUD X DE MEDICION COMPROBABLE FISICAMENTE QUE RESULTA DE LA REACCION DE LA MUESTRA CON EL SISTEMA REACTIVO, PARA LA DETERMINACION AL MENOS DE UN VALOR R DE MEDIDA DE UNA MUESTRA DETERMINADA. ELABORANDOSE POSTERIORMENTE AL MENOS ESTE VALOR R DE MEDIDA POR MEDIO DE UNA UNIDAD DE ELABORACION EN UNA ETAPA POSTERIOR, PARA LA DETERMINACION CON ELLO DE UN RESULTADO A ANALITICO. DE ACUERDO CON LA INVENCION SE UTILIZA EN…
RECONOCIMIENTO DE FORMAS.
(16/10/1999). Solicitante/s: BRITISH TELECOMMUNICATIONS PUBLIC LIMITED COMPANY. Inventor/es: TALINTYRE, JOHN, EDWARD, LINGGARD, ROBERT, WOODLAND, PHILIP, CHARLES, SMYTH, SAMUEL, GAVIN.
APARATO PARA RECONOCER PATRONES PREDETERMINADOS QUE COMPRENDE; UNA ENTRADA PARA SEÑALES DE DATOS ; UNA PLURALIDAD DE DEPARTAMENTOS , ALMACENANDO CADA UNO DE ELLOS UNA REPRESENTACION DE UN PATRON A RECONOCER; UN MEDIO PARA PRODUCIR, PARA CADA UNA DE DICHAS REPRESENTACIONES, UNA MEDICION DE LA SIMILITUD ENTRE LAS SEÑALES DE DATOS Y ESA REPRESENTACION; Y ESTA PRESENTE UN MEDIO PARA DECIDIR A PARTIR DE DICHAS MEDIDAS QUE PATRON, DE HABERLO, CORRESPONDE A QUE REPRESENTACION EN LAS SEÑALES DE DATOS Y PARA INDICAR LA PRESENCIA DE CUALQUIERA DE TALES PATRONES POR MEDIO DEL CUAL SE DISPONEN LOS MEDIOS PARA DECIDIR HACERLO ASI EN BASE A TODAS LAS MEDICIONES CITADAS.
SISTEMA DE APRENDIZAJE DE RED NEURAL.
(16/08/1999) SE DESCRIBE UN SISTEMA DE APRENDIZAJE DE RED NEURAL EN DONDE SE HA INTERFERIDO UNA RELACION ENTRADA-SALIDA. EL SISTEMA DE APRENDIZAJE DE RED NEURAL INCLUYE UNA PARTE DE DENSIDAD DE PROBABILIDAD PARA LA DETERMINACION DE UNA DENSIDAD DE PROBABILIDAD SOBRE UN ESPACIO SUMA DE UN ESPACIO ENTRADA Y UN ESPACIO SALIDA A PARTIR UN CONJUNTO DE MUESTRAS DE ENTRADA Y SALIDA DADAS MEDIANTE APRENDIZAJE, ESTANDO DEFINIDA LA DENSIDAD DE PROBABILIDAD SOBRE EL ESPACIO SUMA PARA DISPONER DE UN PARAMETRO, Y UNA PARTE DE INTERFERENCIA PARA LA DETERMINACION DE LA FUNCION DE DENSIDAD DE PROBABILIDAD BASADA SOBRE LA DENSIDAD DE PROBABILIDAD A PARTIR DE LA PARTE DE DENSIDAD DE PROBABILIDAD, DE MODO QUE LA RELACION ENTRADA-SALIDA DE LAS MUESTRAS SE ENCUENTRA INTERREFERIDA…
RED NEURAL PARA RECONOCIMIENTO Y AUTENTIFICACION DE BILLETES DE BANCO.
(01/08/1999) UNA RED NEURONAL PROBABILISTICA (PNN) COMPRENDE UNA CAPA L1 DE NODOS DE ENTRADA, UNA CAPA L2 DE NODOS DE ORIGINALES, UNA CAPA L3 DE NODOS PRIMARIOS PARZEN, UNA CAPA L4 DE NODOS DE SUMA, Y OPCIONALMENTE UNA CAPA L5 DE NODOS DE SALIDA. CADA NODO DE ORIGINALES DETERMINA EL GRADO DE ADAPTACION ENTRE UN VECTOR ORIGINAL RESPECTIVO Y UN VECTOR DE ENTRADA Y ALIMENTA A UN NODO PARZEN PRIMARIO RESPECTIVO. LOS NODOS DE ORIGINAL Y PARZEN PRIMARIO ESTAN AGRUPADOS EN CLASES DE DISEÑO, CON UN NODO DE SUMA PARA CADA CLASE QUE COMBINA LAS SALIDAS DE LOS NODOS PARZEN PRIMARIOS PARA LA CLASE Y ALIMENTA UN CORRESPONDIENTE NODO DE SALIDA. LA RED INCLUYE PARA CADA NODO PARZEN PRIMARIO (P.EJ. L3-2-3P)…
(16/02/1998). Solicitante/s: JAPAN SCIENCE AND TECHNOLOGY CORPORATION. Inventor/es: YAMAKAWA, TAKESHI.
ORDENADOR DEFORMADOR QUE LLEVA A CABO OPERACIONES DE DEFORMACION UTILIZANDO FUNCIONES DE IDENTIDAD. EL ORDENADOR DEFORMADOR PROCESA RAPIDAMENTE LAS IMPLICACIONES OBTENIDAS A PARTIR DE UN ANTECEDENTE EXPRESADO EN VALORES DE DEFORMACION Y LOS CONSIGUIENTES EXPRESADOS POR VALORES UNICOS. ESTE ORDENADOR DEFORMADOR INCLUYE UN PROCESADOR DE DEFORMACION, UN CONTROLADOR DE DEFORMACION Y UN DISPOSITIVO DE BLOQUE DE CIRCUITO MAX UTILIZADO EN EL MISMO, Y CONTIENE, ADEMAS, UNOS CIRCUITOS DE FUNCION DE IDENTIDAD DE GRADO CONTROLABLE, UNOS CIRCUITOS GENERADORES DE LA FUNCION DE IDENTIDAD DE GRADO CONTROLABLE Y CIRCUITOS DE DETERMINACION DEL CENTRO DE GRAVEDAD QUE FUNCIONA COMO UN CIRCUITO UTIL DENOMINADO ELIMINADOR DE DEFORMACION PARA CONVERTIR LAS CANTIDADES DEFORMADAS EN VALORES DEFINITIVOS.
DISPOSITIVO NEURAL ARTIFICIAL.
(16/09/1997). Solicitante/s: SUTHERLAND, JOHN. Inventor/es: SUTHERLAND, JOHN.
UN DISPOSITIVO NEURAL ARTIFICIAL QUE COMPRENDE UN DISPOSITIVO DE TRATAMIENTO Y ALMACENAMIENTO DE DATOS PARA CODIFICAR DATOS DE FORMA ABSTRACTA REPRESENTATIVO DE PATRONES DE RESPUESTA A LOS ESTIMULOS EN DICHOS DISPOSITIVOS DE ALMACENAMIENTO DE DATOS, DE ESTE MODO, SE SUPERPONEN MULTIPLES PATRONES DE RESPUESTAS A LOS ESTIMULOS EN DICHO DISPOSITIVO DE ALMACENAMIENTO DE DATOS MEDIANTE DICHO DISPOSITIVO DE TRATAMIENTO; UN DISPOSITIVO PARA LA DECODIFICACION DE UNA RESPUESTA CODIFICADA PREVIAMENTE ASOCIADA A UN ESTIMULO CUANDO DICHO ESTIMULO ESTIMULA DICHO DISPOSITIVO DE TRATAMIENTO Y ALMACENAMIENTO DE DATOS.
PERFECCIONAMIENTOS INTRODUCIDOS EN LAS REDES NEURONALES.
(01/07/1997). Solicitante/s: SUTHERLAND, JOHN. Inventor/es: SUTHERLAND, JOHN.
LA INVENCION SE REFIERE A SISTEMAS DE PROCESAMIENTO DE INFORMACION ADAPTATIVOS Y EN PARTICULAR A MEMORIAS ASOCIATIVAS QUE UTILIZAN ASOCIACIONES, Y EN ESPECIAL A SISTEMAS DE REDES NEURALES QUE COMPRENDEN UN APARATO AUTO-ORGANIZATIVO Y PROCESOS PARA MAPEAR DINAMICAMENTE UNA ENTRADA EN UNA RESPUESTA APRENDIDA, CONTEMPORANEAMENTE VALIDA Y SEMANTICAMENTE CONGRUENTE. EN PARTICULAR LA INVENCION SE REFIERE A UN SISTEMA DE MEMORIA ASOCIATIVA EN EL CUAL SE HA CONSEGUIDO MEJORAR LA CONGRUENCIA ENTRE UNA MEMORIA ASOCIATIVA, IMPRIMIENDO UNA RESPUESTA ADECUADA SOBRE UN MAPEADO DE MEMORIA ASOCIATIVA EN BASE A VALORES POLARES, COMPLEJOS.
(01/05/1997) UN PROCESADOR DE SEÑALES QUE COMPRENDE UN PROCESADOR PARALELO CONECTADO DIVIDIDO QUE TRATA LAS SEÑALES DE DATOS PROCEDENTES DE FUENTES DE SEÑALES EXTERNAS Y PROPORCIONA FUNCIONES DE TRATAMIENTO DE SEÑALES UTILIZANDO UNA PLURALIDAD DE FORMATOS DE DATOS. EL PROCESADOR DE SEÑALES COMPRENDE UN INTERFAZ EXTERNO QUE TIENE UN PUERTO DE CONTROL EN SERIE Y UNA PLURALIDAD DE PUERTOS PARALELOS BIDIRECCIONALES.EL INTERFAZ TRANSMITE LAS SEÑALES DE CONTROL Y DATOS ENTRE EL PROCESADOR DE SEÑALES Y LOS DISPOSITIVOS EXTERNOS.LOS PUERTOS PARALELOS SON CONFIGURABLES COMO PUERTOS PARALELOS INDIVIDUALES O COMO PARES ACOPLADOS QUE FORMAN UN PUERTO QUE TIENE LA TRAYECTORIA DE DATOS COMBINADA DE AMBOS PUERTOS ACOPLADOS.UN CONTROLADOR DE ELEMENTOS…
UNA TECNICA PARA DETECCION DE ORIENTACION DE OBJETO USANDO UNA RED NEURAL DE ALIMENTACION DELANTERA.
(16/02/1997) EL INVENTO ACTUAL SE REFIERE A UNA TECNICA EN FORMA DE UN SISTEMA DE VISION DE ORDENADOR EJEMPLAR PARA DETECTAR LA ORIENTACION DE TEXTURA O CARACTERISTICAS DE UN OBJETO DE FABRICACION. EN EL SISTEMA ACTUAL, SE USA UNA IMAGEN DE LAS CARACTERISTICAS O TEXTURA PARA EXTRAER LINEAS QUE USEN SUMAS DEL MAPA DE BIT HORIZONTAL, Y LUEGO SIMBOLOS INDIVIDUALES USANDO SUMAS DE MAPA DE BIT VERTICALES A LA VEZ QUE SE USAN UMBRALES CON CADA UNA DE LAS SUMAS. LOS SIMBOLOS SEPARADOS SE CORTAN Y ESCALAN LUEGO DE FORMA APROPIADA PARA PROPORCIONAR SIMBOLOS NORMALIZADOS INDIVIDUALES . UN MODULO DE DECISION QUE COMPRENDE UNA RED NEURAL DE ALIMENTACION DELANTERA Y UN CONJUNTO DE DECISION SECUENCIAL DETERMINA…
(01/11/1995). Solicitante/s: SECRETARY OF STATE FOR DEFENCE IN HER BRIT. MAJESTY'S GOVERN. OF UNITED KINGDOM OF GB AND N. IRELAND. Inventor/es: BROOMHEAD, DAVID, SYDNEY 32 CHURCHILL DRIVE, JONES, ROBIN, SHEPHERD, TERENCE, JOHN 17 ST. ANDREWS ROAD, MCWHIRTER, JOHN, GRAHAM 27 THE MOORLANDS.
UN PROCESADOR HEURISTICO QUE CONTIENE UNA UNIDAD ARITMETICA DIGITAL DISPUESTA PARA CALCULAR LA NORMA CUADRADA DE CADA UNO DE LOS MIEMBROS DE UN GRUPO DE DATOS DE FORMACION ESTABLECIDO RESPECTO A CADA UNO DE LOS MIEMBROS DE UN GRUPO DE CENTROS Y TRANSFORMAR LAS NORMAS CUADRADAS CONFORME A UNA FUNCION NO LINEAL PARA PRODUCIR VECTORES PSI) DE FORMACION. UNA RED SISTOLICA (18/20) DISPUESTA PARA UNA DESCOMPOSICION POR QR Y LAS COMBINACIONES DE FORMAS DE PROCESAMIENTO DE LOS MINIMOS CUADRADOS MEDIOS DE LOS ELEMENTOS DE CADA UNO DE LOS VECTORES PSI) PARA PROPORCIONAR UN AJUSTE A LAS RESPUESTAS DE INSTRUCCION CORRESPONDIENTES. LA FORMA DE COMBINACION SE UTILIZA ENTONCES CON DATOS DE PRUEBA TRANSFORMADOS DE FORMA SIMILAR PARA APORTAR ESTIMACIONES DE RESULTADOS DESCONOCIDOS. EL PROCESADOR SE PUEDE UTILIZAR PARA QUE PROPORCIONE LOS RESULTADOS ESTIMADOS DE LOS PROBLEMAS QUE SON ALINEALES Y PARA LOS CUALES SE DESCONOCEN FORMALISMOS MATEMATICOS EXPLICITOS.
RED DE PROCESO DISTRIBUIDO PARALELO EN QUE LOS PESOS DE CONEXION SE GENERAN MEDIANTE LA UTILIZACION DE ECUACIONES DIFERENCIALES CON COEFICIENTES CONSTANTES.
(16/08/1995). Solicitante/s: E.I. DU PONT DE NEMOURS AND COMPANY. Inventor/es: FILKEN, DAVID, LEE.
SE REVELA UNA RED DE PROCESAMIENTO DISTRIBUIDO PARALELO DE UN TIPO DE PROPAGACION POSTERIOR EN LA QUE LOS PESOS DE CONEXION ENTRE LOS ELEMENTOS DE PROCESAMIENTO EN LAS DIFERENTES CAPAS DE LA RED SE DETERMINAN DE ACUERDO CON LA SERIE DE DISOLUCIONES ESTABLES DE LAS ECUACIONES DIFERENCIALES RIGIDAS QUE REGULAN LA RELACION ENTRE LAS CAPAS DE LA RED.
PROCESO Y DISPOSITIVO DE RECONOCIMIENTO DE MODULACIONES.
(16/07/1995). Solicitante/s: THOMSON-CSF. Inventor/es: LOBERT, BRUNO, SOURDILLAT, BRUNO.
EL PROCESO CONSISTE EN CALCULAR LOS SIGUIENTES PARAMETROS PARA CADA RAYA DE ESPECTRO DE EMISION TOMADA EN LA BANDA DE FRECUENCIA DETERMINADA, UNA AMPLITUD MEDIA DE TODAS LAS RAYAS K DE LOS ESPECTROS CONTENIDOS EN LA BANDA DE FRECUENCIA DETERMINADA, DE UNA RELACION DE SEÑAL DE RUIDO RSBK, UNA DESVIACION DEL TIPO ETK EN AMPLITUD DE CADA RAYA DEL ESPECTRO Y UN COEFICIENTE DE CORRELACION COR (K, K') DE AMPLITUD DE CADA RAYA K CON LAS RAYAS HOMOLOGAS DE LOS ESPECTROS DE LAS EMISIONES CONTENIDAS EN LA BANDA DE FRECUENCIA DETERMINADA. CONSISTE TAMBIEN EN COMPARAR A TRAVES DE UNA RED DE NEURONAS LOS PARAMETROS DE CADA ESPECTRO DE EMISION PARAMETROS DE EMISION ESPERADA, Y EN DECLARAR QUE UNA EMISION CORRESPONDE A UNA EMISION ESPERADA CUANDO LA DESVIACION DETECTADA POR LA COMPARACION ENTRE LOS PARAMETROS DE LA EMISION Y LOS ESPERADOS ES MINIMO. APLICACION: RECONOCIMIENTO DE MODULACION.
RED NEURAL OPTICA Y METODO PARA ENTRENAR DICHA RED PARA PRODUCIR UNA IMAGEN OPTICA DE SALIDA.
(01/10/1991) RED NEURAL OPTICA Y METODO PARA ENTRENAR DICHA RED PARA PRODUCIR UNA IMAGEN OPTICA DE SALIDA. LA RED NEURAL ALMACENA PONDERACIONES DE TRANSMISION OPTICA COMO RETICULAS ANGULAR Y ESPACIALMENTE DISTRIBUIDAS DENTRO DE UN ESPEJO REFLECTOR DE CONJUGADO DE FASE O ESPEJO DE FASE CONJUGADA (PCM) , EMPLEANDO EL PCM UN PROCESO ESTIMULADO PARA GENERAL UN HAZ DE RETORNO CON FASE CONJUGADA SIN MECANISMOS DE BOMBEO EXTERNOS SEPARADOS. SE GENERA UNA SE AL DE ERROR EN RESPUESTA A LAS DIFERENCIAS ENTRE LA CONFIGURACION O MODELO OPTICO EN CURSO Y LA DE SALIDA DESEADA, QUE SE EMPLEA PARA AJUSTAR LAS RETICULAS DEL PCM HACIA LA SALIDA DESEADA. PUEDEN EMPLEARSE UNO O MAS PLANOS DE IMAGEN INTERMEDIA JUNTO CON LOS PLANOS DE ENTRADA Y SALIDA. LOS PLANOS DE ENTRADA E INTERMEDIO, ASI COMO LA SE AL DE ERROR, ESTAN VISUALIZADOS PREFERIBLEMENTE…
