CIP-2021 : G11C 16/06 : Circuitos auxiliares, p. ej. para escritura en la memoria.
CIP-2021 › G › G11 › G11C › G11C 16/00 › G11C 16/06[2] › Circuitos auxiliares, p. ej. para escritura en la memoria.
G FISICA.
G11 REGISTRO DE LA INFORMACION.
G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597).
G11C 16/00 Memorias de sólo lectura programables y borrables (G11C 14/00 tiene prioridad).
G11C 16/06 · · Circuitos auxiliares, p. ej. para escritura en la memoria.
CIP2021: Invenciones publicadas en esta sección.
Banco de memoria dividido.
(12/02/2020) Un cartucho de impresión integrado que comprende un depósito de tinta , una matriz de chorro de fluido , un cable flexible , almohadillas conductoras y un circuito integrado , el circuito integrado que comprende:
al menos un banco de memoria , cada banco de memoria del al menos un banco de memoria comprende dos matrices de memoria ; y
un generador de señales de multiplexación basado en un registro de desplazamiento ;
en donde el generador de señal de multiplexación basado en el registro de desplazamiento se interpone entre y separa espacialmente las dos matrices de memoria ;
en donde cada una de las dos matrices de memoria comprende múltiples filas y una cantidad doble de columnas a filas; y
en donde el generador de señales de multiplexación basado en el registro de desplazamiento…
Método de procesado de datos, aparato de almacenamiento, disco de estado sólido y sistema de almacenamiento.
(28/08/2019). Solicitante/s: HUAWEI TECHNOLOGIES CO., LTD.. Inventor/es: LI,YIBIN, HUANG,Bin, WU,LIMING, YAO,JIANYE, CAO,HONGQIANG, XU,CHAO.
Un método de procesado de datos, aplicado a un sistema de almacenamiento, en donde el sistema de almacenamiento comprende un anfitrión, un controlador y un disco de estado sólido, SSD, el controlador está ubicado entre el anfitrión y el SSD, y como puente implementa un intercambio de datos entre el anfitrión y el SSD, y el método comprende:
recibir, por parte del SSD, una solicitud de escritura del controlador, en donde la solicitud de escritura es portadora de datos destinados a escribirse;
comprimir, por parte del SSD, los datos destinados a escribirse con el fin de obtener datos comprimidos;
almacenar, por parte del SSD, los datos comprimidos; y
enviar, por parte del SSD, una primera información de retroalimentación al controlador, en donde la primera información de retroalimentación indica la capacidad restante del SSD después de que se almacenen los datos comprimidos.
PDF original: ES-2755720_T3.pdf
Métodos y sistemas para procesamiento microfluídico.
(27/09/2018) Un dispositivo microfluídico para procesar una muestra microfluídica que contiene células, que comprende:
un módulo de lisis configurado para recibir una muestra microfluídica que contiene células, en el que el módulo de lisis comprende una zona de lisis , en el que la muestra microfluídica es un líquido;
un elemento de posicionamiento configurado para inhibir el movimiento corriente abajo de la muestra microfluídica para posicionar la muestra microfluídica en una posición de lisis;
un mecanismo de lisis dentro de la zona de lisis , para liberar contenido intracelular a partir de células dentro de la zona de lisis; y
un accionador de gas dispuesto corriente arriba del elemento de posicionamiento y la zona de lisis de modo que una prima parte de la muestra microfluídica se dispone…
CIRCUITO PARA GENERAR TENSIONES NEGATIVAS.
(16/01/2002) LA INVENCION SE REFIERE A UN CIRCUITO PARA GENERAR TENSIONES NEGATIVAS, QUE COMPRENDE UN PRIMER TRANSISTOR (TX2), CUYO PRIMER TERMINAL ESTA CONECTADO A UN TERMINAL DE ENTRADA (E), Y CUYO SEGUNDO TERMINAL VA CONECTADO A UN TERMINAL DE SALIDA (A) DEL CIRCUITO, Y CUYO TERMINAL DE PUERTA VA CONECTADO A UN PRIMER TERMINAL DE IMPULSO DE RELOJ, A TRAVES DE UN PRIMER CONDENSADOR (CB2). EL CIRCUITO COMPRENDE ADEMAS UN SEGUNDO TRANSISTOR (TY2), CUYO PRIMER TERMINAL VA CONECTADO AL TERMINAL DE PUERTA DEL PRIMER TRANSISTOR (TX2), CUYO SEGUNDO TERMINAL SE ENCUENTRA CONECTADO AL SEGUNDO TERMINAL DEL PRIMER TRANSISTOR (TX2), Y CUYO TERMINAL DE PUERTA ESTA CONECTADO AL PRIMER TERMINAL DEL PRIMER TRANSISTOR (TX2). ADEMAS, EL…
MEMORIA SOLO DE LECTURA PROGRAMABLE CON TIEMPO DE ACCESO MEJORADO.
(01/11/2001). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: SEDLAK, HOLGER.
MEMORIA PROGRAMABLE DE SOLO LECTURA DEL TIPO EEPROM CUYAS CELULAS DE MEMORIA ESTAN FORMADAS POR UN TRANSISTOR DE MEMORIA (ST) QUE LLEVA UN ELECTRODO PUERTA AISLADO (FG) AL QUE VA CONECTADO EN SERIE UN TRANSISTOR SELECTOR (AT). LA CONEXION DRAIN DE CADA TRANSISTOR SELECTOR (AT) VA CONECTADO A UNA LINEA BINARIA (BL), Y EL TERMINAL PUERTA DE CADA TRANSISTOR SELECTOR (AT) ESTA CONECTADO A UNA LINEA DE PALABRA (WL). EN LA CONEXION DE LA PUERTA DE CONTROL (SG) DE LOS TRANSISTORES DE MEMORIA (ST) SE PUEDE APLICAR UNA TENSION DE LECTURA (U L' ), DEPENDIENDO EL VALOR DE LA TENSION DE LECTURA (U L' ) DE LA FRECUEN CIA F CL DEL CICLO DE LECTURA (TAKT1; TAKT2).
CIRCUITO PARA LA ACTIVACION DE UNA DISPOSICION DE MEMORIA DE SEMICONDUCTORES NO VOLATIL.
(16/08/2001) Circuito para la activación de una disposición de memoria de semiconductores no volátil, con un circuito de conversión de nivel , que aplica un valor de salida (D) y un valor de salida (DN) complementario de este valor de salida, a una línea de bits y/o a una línea de palabra de la disposición de memoria de semiconductores, con un circuito de bloqueo (enganche) que se encuentra entre un circuito de entrada y el circuito de conversión de nivel , y que memoriza temporalmente los datos a memorizar en la disposición de memoria de semiconductores, caracterizado porque el circuito de entrada consta de un primer transistor NMOS (N1) que se encuentra con su trayectoria de fuente-drenaje dispuesta entre una…
PROCEDIMIENTO PARA LA ACTUALIZACION SEGURA DE MEMORIA EPROM.
(16/11/2000) LA INVENCION SE REFIERE A LAS MEMORIAS NO VOLATILES Y PARTICULARMENTE LAS MEMORIAS DE TARJETAS INTELIGENTES CON MICROPROCESADOR. PARA EVITAR LA PERDIDA DE DATOS SENSIBLES DURANTE LA PUESTA AL DIA DE DATOS EN LA MEMORIA, POR EJEMPLO SI UNA INTERRUPCION DE ALIMENTACION SE PRODUCE DURANTE LA PUESTA AL DIA, SE PREVE SEGUN LA INVENCION UN PROCEDIMIENTO DE PUESTA AL DIA EN EL QUE: SE SALVAGUARDA EL DATO A PONER AL DIA EN UNA ZONA DE SALVAGUARDA; SE PROGRAMA UN CAMPO DE DESCRIPCION DE ESTA ZONA Y SE BORRA EL CAMPO DE DESCRIPCION DE LA SIGUIENTE ZONA DE LA MEMORIA DE SALVAGUARDAR (PARA UNA PROXIMA OPERACION DE PUESTA AL DIA DE DATOS); SE ACTIVA…
METODO DE PROGRAMAR UN DISPOSITIVO SEMICONDUCTOR DE MEMORIA.
(16/11/2000). Solicitante/s: INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM VZW. Inventor/es: VAN HOUDT, JAN, GROESENEKEN, GUIDO, MAES, HERMAN.
SE PRESENTA UNA ESTRUCTURA DE CELDAS DE EEPROM PROGRAMABLE QUE CONSTA DE UNA ESTRUCTURA DE PUERTAS DIVIDIDAS EN SERIE CON UN CONDENSADOR DE ACOPLAMIENTO ENTRE LA PUERTA FLOTANTE Y UNA PUERTA DE PROGRAMA ADICIONAL PARA SUMINISTRAR UNA EFICIENCIA DE INYECCION MEJORADA. LA INYECCION DE ELECTRONES SE CONTROLA MEDIANTE UNA PUERTA DE CONTROL EN EL LADO DE LA FUENTE. EL AREA DEL CONDENSADOR DE ACOPLAMIENTO SE SELECCIONA CON UN FACTOR DE ACOPLAMIENTO SUBSTANCIAL PARA APLICAR UNA ALTA TENSION A LA PUERTA FLOTANTE DURANTE LA PROGRAMACION DE MANERA QUE SE PRODUZCA UNA INYECCION DE ELECTRONES CALIENTES EN EL PUNTO DE DIVISION EN LA REGION DEL CANAL ENTRE LA PUERTA DE CONTROL Y LA PUERTA FLOTANTE . DE ESTA FORMA PUEDE CONSEGUIRSE UNA PROGRAMACION EN SUBMICROSEGUNDOS A UNA TENSION DE DRENAJE NO MAYOR DE 5 V.
DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES.
(01/09/2000) LA INVENCION SE REFIERE A UN DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES, COMPUESTO DE VARIAS CELULAS DE MEMORIA (SZ), SITUADAS EN UN SUSTRATO SEMICONDUCTOR , PARA EL ALMACENAMIENTO PROGRAMABLE DE CONTENIDOS DE DATOS. EL DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES PUEDE UTILIZARSE EN POR LO MENOS DOS ESTADOS OPERATIVOS, DE LOS QUE EL PRIMERO ESTA ASIGNADO AL BORRADO DEL CONTENIDO DE DATOS DE UNA CELULA DE MEMORIA (SZ) Y EL SEGUNDO A LA CONSERVACION DEL CONTENIDO DE DATOS DE UNA CELULA DE MEMORIA (SZ). EL DISPOSITIVO REFERIDO CONTIENE ASIMISMO UN CIRCUITO SELECTOR PARA SELECCIONAR UN GRUPO VINCULADO DE CELULAS DE MEMORIA (SZ), POR LO MENOS UN CIRCUITO DE CONTROL CON UNA LINEA DE CONTROL…
PROCEDIMIENTO PARA ASEGURAR EL REGISTRO ESCRITO DE DATOS SENSIBLES EN LA MEMORIA DE ALMACENAJE DE DATOS EEPROM DE UNA TARJETA DE MEMORIA, Y TARJETA DE MEMORIA PARA LA APLICACION DE ESTE PROCEDIMIENTO.
(16/08/2000). Solicitante/s: SCHLUMBERGER SYSTEMES. Inventor/es: THIRIET, FABIEN, DEBELLEIX, OLIVIER.
PROCEDIMIENTO Y TARJETA DE MEMORIA PARA ASEGURAR LAS ESCRITURAS DE DATOS SENSIBLES EN LA MEMORIA DE ALMACENAMIENTO DE DATOS EEPROM DE LA TARJETA, CONSISTENTE EN QUE, DURANTE CADA ESCRITURA, SE EFECTUAN SUCESIVAMENTE LAS SIGUIENTES OPERACIONES: A) INSCRIBIR EL DESTINO DE PARTIDA DE LA ZONA DE DATOS (ZE) DE LA TARJETA EN LA QUE ES NECESARIO EFECTUAR UNA ESCRITURA, EN UN CAMPO DESTINO (ZA) DE LA MEMORIA; B) LEER LOS DATOS PRESENTES EN ESA ZONA DE DATOS DE LA MEMORIA; C) ALMACENAR LOS DATOS LEIDOS EN UNA ZONA DE SEGURIDAD (ZS) DE LA MEMORIA; D) ESCRIBIR EL DATO "ESCRITURA EN CURSO" EN UNA ZONA INDICADORA (ZD) DE LA MEMORIA; E) EFECTUAR LA ESCRITURA EN LA ZONA DE DATOS (ZE) DE LA MEMORIA; Y F) ESCRIBIR EN DATOS "NINGUNA ESCRITURA EN CURSO" EN LA ZONA INDICADORA (ZD) DE LA MEMORIA.
DISPOSITIVO PARA MULTIPLICAR LA TENSION.
(16/10/1999). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: LAUTERBACH, CHRISTL, WEBER, WERNER.
EL OBJETO DE LA SOLICITUD SE REFIERE A UN DISPOSITIVO PARA GENERAR UNA ALTA TENSION NEGATIVA, COMO LA QUE SE NECESITA POR EJEMPLO PARA PROGRAMAR EEPROM FLASH. EL OBJETO DE LA SOLICITUD MUESTRA ENTRE OTRAS COSAS LA VENTAJA DE QUE, PARA REDUCIR EL EFECTO DE CONTROL DEL SUSTRATO, LAS BANDEJAS QUE FORMAN CANALES DE CADA TRANSISTOR PUEDEN UNIRSE A UNA CONEXION DE UN TRANSISTOR, SIN QUE LA ALTA TENSION NEGATIVA POLARICE EL DIODO DE BANDEJA DE SUSTRATO EN LA DIRECCION DE AVANCE Y ASI SE PRODUZCA UN CORTOCIRCUITO RESPECTO AL SUSTRATO.
PROCESO Y DISPOSITIVO PARA LA DETERMINACION AUTOMATICA DE LA ALTA TENSION NECESARIA PARA LA PROGRAMACION/BORRADO DE UNA EEPROM.
(16/10/1999). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: SEDLAK, HOLGER, VIEHMANN, HANS-HEINRICH.
MEDIANTE EL PROCESO DE ACUERDO CON LA INVENCION ES POSIBLE DETERMINAR, INDIVIDUALMENTE PARA CADA MEMORIA DE SEMICONDUCTOR DE VALOR FIJO, PROGRAMABLE Y BORRABLE ELECTRICAMENTE (SP), LA ALTA TENSION NECESARIA (VPP) PARA EL BORRADO Y LA PROGRAMACION, Y GRABARLA EN LA MISMA MEMORIA (SP), EN UNA ZONA A PREVISTA PARA ELLO. DESDE ALLI PUEDE LEERSE ESTA ALTA TENSION DETERMINADA, PARA CADA PROCESO DE BORRADO O PROGRAMACION ADICIONAL. A PARTIR DE UN PRIMER VALOR DE ALTA TENSION PARA PROGRAMACION O BORRADO DE LA MEMORIA Y UN PRIMER VALOR DE LA TENSION DE LECTURA, PARA COMPROBAR EL PROCESO DE PROGRAMACION O BORRADO, SE DETERMINA LA ALTA TENSION MAS ADECUADA MEDIANTE VARIACIONES SUCESIVAS DE LA ALTA TENSION O DE LA TENSION DE LECTURA.
PROCEDIMIENTO PARA LA PROGRAMACION SELECTIVA DE UNA MEMORIA NO VOLATIL.
(16/09/1999). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: TEMPEL, GEORG.
PARA LA APLICACION SELECTIVA DE UNA TENSION NEGATIVA DE PROGRAMACION A UNA LINEA DE PALABRAS (WLI) DE UNA MEMORIA NO VOLATIL SE APLICA EN PRIMER LUGAR LA TENSION NEGATIVA DE PROGRAMACION A TODAS LAS LINEAS DE PALABRAS (WLI, WLJ). DESPUES SE APLICA UNA TENSION POSITIVA A TODAS LAS LINEAS DE PALABRAS SELECCIONADAS (WLJ), PARA COMPENSAR LAS CARGAS NEGATIVAS.
METODO Y APARATO DE REPROGRAMACION.
(01/07/1999) DOS TERMINALES DE MICROTELEFONO DE TELECOMUNICACIONES MOVILES A Y B PARA UN SISTEMA TELEFONICO CELULAR, CADA UNO DE LOS CUALES INCLUYE UN MICROPROCESADOR PARA CONTROLAR LOS COMPONENTES OPERATIVOS DEL TERMINAL. CADA UNO DE LOS MICROPROCESADORES FUNCIONA BAJO EL CONTROL DE UN SOFTWARE ALMACENADO EN UNA FLASH EPROM . CUANDO LAS DOS UNIDADES SE ENCUENTRAN INTERCONECTADAS MEDIANTE UN CONJUNTO DE CABLES ESPECIAL (C), SE APLICA UNA TENSION DE ALIMENTACION DE 12 VOLTIOS (18A) DE UNA DE LAS UNIDADES A LA FLASH EPROM (10A) DE ESA UNIDAD, HACIENDOLA PASAR A UN MODO DE REPROGRAMACION. ESTA TENSION DE ALIMENTACION DE 12 VOLTIOS…
CIRCUITO MOS PARA CONECTAR ALTAS TENSIONES A UNA PASTILLA DE SEMICONDUCTORES.
(01/01/1999). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: TEMPEL, GEORG, HANNEBERG, ARMIN.
PARA CONECTAR UNA ALTA TENSION NEGATIVA (-VPP), POR EJEMPLO COMO TENSION DE PROGRAMACION, EN EL HILO DE PALABRA DE UNA MEMORIA FLASH, SE INDICAN DOS VARIANTES DE CIRCUITO QUE SOLO SE FORMAN CON TRANSISTORES PERTENECIENTES AL MISMO TIPO DE CONDUCCION QUE EL SUBSTRATO. DE ESTA FORMA SE PUEDE RENUNCIAR A BANDEJAS PROFUNDAS AISLANTES, QUE EXIGEN UNA TECNOLOGIA ESPECIAL.
METODO DE ACTUALIZACION DE DATOS ALMACENADOS EN LOCALIZACIONES DE ALMACENAMIENTO DE UNA UNIDAD DE ALMACENAMIENTO, EN PARTICULAR DE UN EPROM (MEMORIA DE LECTURA UNICAMENTE PROGRAMABLE Y BORRABLE) FLASH.
(16/12/1998). Solicitante/s: ALCATEL ALSTHOM COMPAGNIE GENERALE D'ELECTRICITE. Inventor/es: LISCA, LORENZO, BARILLARI, MAURIZIO.
SE MUESTRA UN METODO DE ACTUALIZACION DE DATOS ALMACENADOS EN LOCALIZACIONES DE ALMACENAMIENTO DE UNA UNIDAD DE ALMACENAMIENTO, EN PARTICULAR DE UN EPROM (MEMORIA DE LECTURA UNICAMENTE PROGRAMABLE Y BORRABLE) FLASH. LA ACTIVIDAD DE ACTUALIZACION DE DATOS ALMACENADOS EN ALGUNOS TIPOS DE UNIDADES DE ALMACENAMIENTO NO VOLATILES, COMO EPROM FLASH, CONSUME TIEMPO. SE OBTIENE UNA REDUCCION IMPORTANTE EN EL TIEMPO DE ACTUALIZACION MEDIANTE LA ESCRITURA DE INFORMACION RELATIVA A LA ACTUALIZACION QUE SE EJECUTA EN LOCALIZACIONES DE ALMACENAMIENTO NO OCUPADAS Y LA EJECUCION DE LA ACTUALIZACION EN UNA SOLA VEZ EN LAS LOCALIZACIONES DE ALMACENAMIENTO QUE CONTIENEN LOS DATOS.
PROCEDIMIENTO Y DISPOSICION DE CIRCUITO PARA LA DESVALORIZACION DE UNA TARJETA DE CREDITO.
(16/12/1998). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: SCHRENK, HARTMUT, DR. RER. NAT.
EN UN PROCEDIMIENTO Y UNA DISPOSICION DE CIRCUITO PARA LA REALIZACION DE PROCEDIMIENTO DE DESVALORIZACION DE UN TARJETA DE DEBITO SE UTILIZA LA MEMORIA COMO CONTADOR DE ETAPAS MULTIPLES. CADA ETAPA DE CONTADOR ESTA COORDINADA CON UN BIT DE UNA MEMORIA DE CONTROL. PARA EVITAR MANIPULACIONES DE LA TARJETA, SE HA PREVISTO LEER ANTES DEL REGISTRO DE UNA SUMA ANTERIOR Y LA DESCARGA DE LA ETAPA DE CONTADOR DE VALOR INFERIOR DEL BIT DE TRANSMISION Y DEL BIT DE CONTROL CON DIFERENTES UMBRALES DE VALORACION. UN CIRCUITO DE ESTE TIPO ES REALIZABLE EN ALTA SEGURIDAD CONTRA MANIPULACIONES CON PEQUEÑO COSTE DE CIRCUITO.
CIRCUITO INTEGRADO PARA TARJETA DE MEMORIA Y PROCESO DE CUENTA ATRAS DE UNIDADES EN UNA TARJETA DE MEMORIA.
(01/05/1997). Solicitante/s: GEMPLUS CARD INTERNATIONAL. Inventor/es: KOWALSKI, JACEK ANTONI, CABINET BALLOT-SCHMIT.
LA INVENCION SE REFIERE A TARJETAS DE MEMORIA DESTINADAS A DESCONTAR UN NUMERO DE UNIDADES POR PROGRAMACION SUCESIVA DE CELULAS DE MEMORIA NO VOLATIL ELECTRICAMENTE PROGRAMABLES Y ELECTRICAMENTE BORRABLES. LA MEMORIA SE ORGANIZA EN N LINEAS DE P CELULAS, SIENDO EL PESO DE LAS CELULAS DE UNA LINEA EN LA CUENTA P VECES EL PESO DE LA LINEA DE RANGO SIGUIENTE. EL PROCESO DE DESCUENTO ES RECURRENTE Y CONSISTE EN BUSCAR, BARRIENDO LA MEMORIA EN EL ORDEN DE LOS PESOS CRECIENTES, UNA CELULA BORRADA, EN PROGRAMAR ESTA CELULA Y UNA CELULA AUXILIAR INMEDIATAMENTE INFERIOR SALVO SI LA CELULA BORRADA SE SITUA EN LA PRIMERA LINEA, Y EN EMPEZAR ESTE PROCESO RECURRENTE HASTA ENCONTRAR UNA CELULA BORRADA EN LA PRIMERA LINEA. LA CELULA AUXILIAR PERMITE DETECTAR UNA INTERRUPCION ANORMAL DEL PROCESO RECURRENTE Y RESTABLECER LA CUENTA EXACTA DE LA MEMORIA, CUENTA QUE HA PODIDO SER FALSEADA POR ESTA INTERRUPCION ANORMAL.
DISPOSITIVO DE TRATAMIENTO DE DATOS QUE CONSTA DE UNA MEMORIA NO VOLATIL, ELECTRICAMENTE BORRABLE Y REPROGRAMABLE.
(01/08/1996). Solicitante/s: CP8 TRANSAC. Inventor/es: UGON, MICHEL.
EL INVENTO SE REFIERE A UN DISPOSITIVO DE TRATAMIENTO DE DATOS QUE CONSTA DE AL MENOS UNA UNIDAD DE TRATAMIENTO DE DATOS, Y AL MENOS UNA MEMORIA NO VOLATIL BORRABLE Y REPROGRAMABLE ELECTRICAMENTE, AL MENOS BAJO EL CONTROL PARCIAL DE LA UNIDAD DE TRATAMIENTO. EL DISPOSITIVO SE CARACTERIZA PORQUE CONSTA DE ELEMENTOS DE DETECCION DE UNA SEÑAL DE PETICION DE REINICIALIZACION DE LOS REGISTROS DEL DISPOSITIVO QUE CONTROLA LOS ELEMENTOS QUE ARRASTRAN EL BLOQUEO DE LA APLICCION DE AL MENOS UNA SEÑAL (VPP, WE, EE) NECESARIA PARA LA PROGRAMACION DE LA MEMORIA NO VOLATIL AL MENOS CUANDO DICHA SEÑAL DE PETICION DE REINICIALIZACION (RAZ) DE LOS REGISTROS DEL DISPOSITIVO POSEE UN NIVEL SUFICIENTE (RAZ1) COMO PARA ACTIVAR LA REINICIALIZACION. UNA APLICACION PARTICULARMENTE INTERESANTE DE ESTE DISPOSITIVO SE REFIERE A LOS MICROPROCESADORES MONOLITICOS Y/O AUTOPROGRAMABLES.
PREVENCION DEL RECONOCIMIENTO DE DATOS SECRETOS ALMACENADOS EN CHIPS DE CIRCUITOS INTEGRADOS ENCAPSULADOS.
(01/08/1996) UN CHIP DE CIRCUITO INTEGRADO INCLUYE UN ELEMENTO DE MEMORIA QUE ALMACENA DATOS SECRETOS, UNA CAPA DE MATERIAL OPACO QUE ENCAPSULA EL CHIP Y MEDIOS PARA ELIMINAR LOS DATOS SECRETOS DE LA MEMORIA EN EL CASO DE QUE EL MATERIAL DE ENCAPSULACION SE SEPARE DEL CHIP. LOS MEDIOS DE ELIMINACION COMPRENDEN UN CIRCUITO PROTECTOR ENCAPSULADO POR EL MATERIAL DE ENCAPSULACION Y ACOPLADO AL ELEMENTO DE MEMORIA. EL CIRCUITO PROTECTOR INCLUYE UN ELEMENTO SENSIBLE QUE PRESENTA UNA CARACTERISTICA DE CORRIENTE QUE PRODUCE UN CAMBIO DETECTABLE DESPUES DE SU EXPOSICION A LA LUZ; MEDIOS (16, 16A, 16B, 16C) PARA DETECTAR DICHO CAMBIO DE CORRIENTE CUANDO EL ELEMENTO…
CIRCUITO DE REGULACION DE TENSION DE PROGRAMACION, PARA MEMORIAS PROGRAMABLES.
(16/09/1995). Solicitante/s: GEMPLUS CARD INTERNATIONAL. Inventor/es: KOWALSKI, JACEK.
LA INVENCION CONCIERNE A LOS CIRCUITOS PARA PRODUCIR UNA TENSION VPP A PARTIR DE UNA ALIMENTACION MAS PEQUEÑA VCC. TALES CIRCUITOS SON UTILES POR EJEMPLO PARA PRODUCIR LA TENSION DE PROGRAMACION DE LAS CELDILLAS DE UNA MEMORIA ELECTRICAMENTE PROGRAMABLE. SEGUN LA INVENCION, EL CIRCUITO INCLUYE UNA BOMBA DE CARGA (PMP), UN REGULADOR (REG) PARA INTERRUMPIR EL FUNCIONAMIENTO DE LA BOMBA DE CARGA CUANDO LA TENSION VPP SOBREPASA A UNA TENSION PREDETERMINADA (VPPO), Y ADEMAS LOS ELEMENTOS SIGUIENTES: UN MEDIO (T1) PARA INTERRUMPIR EL CONSUMO DE CORRIENTE DEL REGULADOR CUANDO EL FUNCIONAMIENTO DE LA BOMBA DE CARGA ES INTERRUMPIDO; Y UN CIRCUITO DE CONTROL (CTRL) PARA VIGILAR EN TAL CASO LA TENSION VPP Y VERIFICAR QUE NO DESCIENDA MAS DE UN PEQUEÑO VALOR DV POR DEBAJO DE VPPO. ESTE CIRCUITO VUELVE A PONER EN MARCHA A LA VEZ LA BOMBA DE CARGA Y LA ALIMENTACION DE CORRIENTE DEL REGULADOR. SE PUEDE ASI REDUCIR CONSIDERABLEMENTE EL CONSUMO DE CORRIENTE DEL CIRCUITO DE PRODUCCION DE VPP.
PROCEDIMIENTO Y DISPOSITIVO DE ACTUALIZACION DE INFORMACION EN UNA MEMORIA Y SU UTILIZACION EN LAS TARJETAS DE MEMORIA.
(01/04/1995). Solicitante/s: GEMPLUS CARD INTERNATIONAL. Inventor/es: LISIMAQUE, GILLES, PARADINAS, PIERRE.
PARA ACTUALIZAR UN DATO (D) EN UNA MEMORIA SIN CORRER EL RIESGO DE PERDER SU ANTIGUO VALOR (D0) MIENTRAS QUE EL NUEVO VALOR (D1) NO SE HUBIESE PODIDO ESCRIBIR COMPLETAMENTE, LA INVENCION PREVE UTILIZAR PARA LA ACTUALIZACION AL MENOS DOS EMPLAZAMIENTOS DE MEMORIA (E0, E1), UNO EN EL QUE SE ENCUENTRA EL ANTIGUO VALOR (D0) Y EL OTRO EN EL QUE SE ESCRIBE EL NUEVO VALOR (D1). ESTE NUEVO VALOR ES VERIFICADO Y UN INDICADOR LOGICO ASOCIADO (B1) CAMBIA DE ESTADO DESPUES DE QUE EL VALOR VERIFICADO HAYA SIDO RECONOCIDO COMO CORRECTO PARA SU LECTURA. SI EL INDICADOR NO CAMBIA DE ESTADO UNA OPERACION DE LECTURA PUEDE DESEMBOCAR A LA LECTURA DEL ANTIGUO VALOR DEL DATO, PERO NUNCA A LA LECTURA DE UN VALOR ABERRANTE. LA INVENCION SE APLICA, PARTICULARMENTE A LA ACTUALIZACION DE DATOS EN LAS MEMORIAS DE LAS TARJETAS DE MEMORIA.
PROCEDIMIENTO DE BORRADO DE PUNTOS DE MEMORIA, DISPOSITIVO DESTINADO A SU APLICACION, Y SU UTILIZACION EN UN DISPOSITIVO DE MEMORIA NO ALIMENTADO.
(01/01/1995). Solicitante/s: GEMPLUS CARD INTERNATIONAL. Inventor/es: FARRUGIA, AUGUSTIN, BINGUY, GERARD.
EL PROCEDIMIENTO DE BORRADO DE PUNTOS DE MEMORIA EEPROM SEGUN EL INVENTO CONSISTE, AL COMIENZO DE CADA OPERACION DE BORRADO, EN ABRIR UN CONTADOR EN UNA MEMORIA RAM, EN EFECTUAR UN CICLO DE BORRADO, COMO EL CREADO POR EL CONSTRUCTOR, DESPUES UN CICLO DE LECTURA Y DE COMPARACION DE LA TENSION LEIDA CON UNA TENSION ESPERADA CORRESPONDIENTE AL ESTADO "BORRADO" DEL PUNTO DE MEMORIA, DESPUES, SI LA TENSION LEIDA NO ES LA TENSION ESPERADA, EN INCREMENTAR EL CONTADOR Y EN CONTROLAR UN NUEVO CICLO DE BORRADO, LECTURA Y COMPARACION. CUANDO LA TENSION LEIDA ES LA TENSION ESPERADA, SE EMITE UN CODIGO DE RETORNO CARACTERISTICO DEL CONTENIDO DEL CONTADOR Y DEL NUMERO DE CICLOS DE BORRADO QUE HAN SIDO NECESARIOS PARA LA OPERACION DE BORRADO, CON DESTINO AL USUARIO. EL PROCEDIMIENTO SE APLICA, EN ESPECIAL, EN LOS DISPOSITIVOS DE MEMORIA EEPROM NO ALIMENTADOS DEL TIPO TARJETAS IMPRESAS.
PROCEDIMIENTO PARA LA PROTECCION DE DISPOSICIONES DE CONEXIONES CON MEMORIAS PROGRAMABLES POR ELECTRICIDAD UTILIZADAS COMO CONTADORES, ANTES DE UNA PROGRAMACION CLARA DE ESTA MEMORIA Y LA DISPOSICION DE CONEXIONES PARA REALIZAR ESTE PROCEDIMIENTO.
(16/01/1994). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: SCHRENK, HARTMUT.
PROCEDIMIENTO PARA EVITAR UNA PROGRAMACION DE VALORES LIMITE EN CELULAS DE MEMORIA EN UNA MEMORIA DE PROGRAMACION ELECTRICA. DESPUES DEL PROGRAMADO, CADA CELULA DE MEMORIA ES LEIDA SOBRE EL CONTENIDO DE LA MISMA Y SOLO EN EL CASO QUE DURANTE EL PROCESO DE LECTURA SE RECONOZCA QUE LA CELULA ESTA PROGRAMADA, UNA SEÑAL DE PERMISO POSIBILITA EL ACCESO A LAS FUNCIONES PROTEGIDAS. SEGUN EL INVENTO EN ESTE PROCESO DE LECTURA JUSTO DESPUES DEL PROGRAMADO EL PENDULO DE VALORACION SE AJUSTA DE FORMA MAS CRITICA, QUE EN OTROS PROCESOS DE LECTURA.
PROCEDER Y CONEXION PARA LA DEVALUACION PROTEGIDA DE MANIPULACION, DE ACUMULADORES-EE-PROM.
(01/09/1992). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: SCHRENK, HARTMUT.
CON UN EE-PROM CON UN NUMERO DE CELULA DE MEMORIA PEQUEÑO, SE POSIBILITA UN REGISTRO INEQUIVOCO DE UN GRAN NUMERO DE ACONTECIMIENTOS, DENTRO DE QUE SE DISTRIBUYE EL ACUMULADOR A CAMPOS DE FACTORES DE CALIDAD DIFERENTES Y SE ACCIONA COMO NO CONTADOR. UNA CONEXION LOGICA POSIBILITA QUE SE ESCRIBE Y ESCOJE EL CAMPO DE ACUMULACION ELECCIONADO, Y A QUE SE ANULA EL CAMPO DE ACUMULACION CON EL FACTOR DE CALIDAD BAJO.