CIP 2015 : H03M 13/29 : combinando dos o más códigos o estructuras de códigos, p. ej. códigos de productos,

códigos de producto generalizados, códigos concatenados, códigos internos y externos.

CIP2015HH03H03MH03M 13/00H03M 13/29[1] › combinando dos o más códigos o estructuras de códigos, p. ej. códigos de productos, códigos de producto generalizados, códigos concatenados, códigos internos y externos.

H SECCION H — ELECTRICIDAD.

H03 CIRCUITOS ELECTRONICOS BASICOS.

H03M CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO, EN GENERAL (por medio de fluidos F15C 4/00; convertidores ópticos analógico/digitales G02F 7/00; codificación, decodificación o conversión de código especialmente adaptada a aplicaciones particulares, ver las subclases apropiadas, p. ej. G01D, G01R, G06F, G06T, G09G, G10L, G11B, G11C, H04B, H04L, H04M, H04N; cifrado o descifrado para la criptografía o para otros fines que implican la necesidad de secreto G09C).

H03M 13/00 Codificación, decodificación o conversión de código para detectar o corregir errores; Hipótesis básicas sobre la teoría de codificación; Límites de codificación; Métodos de evaluación de la probabilidad de error; Modelos de canal; Simulación o prueba de códigos (detección o correción de errores para la conversión de código o la conversión analógico/digital, digital/analógica H03M 1/00 - H03M 11/00; especialmente adaptados para los computadores digitales G06F 11/08, para el registro de la información basado en el movimiento relativo entre el soporte de registro y el transductor G11B, p. ej. G11B 20/18, para memorias estáticas G11C).

H03M 13/29 · combinando dos o más códigos o estructuras de códigos, p. ej. códigos de productos, códigos de producto generalizados, códigos concatenados, códigos internos y externos.

CIP2015: Invenciones publicadas en esta sección.

Método y dispositivo de codificación.

(15/07/2020). Solicitante/s: HUAWEI TECHNOLOGIES CO., LTD.. Inventor/es: LI,RONG, DAI,SHENGCHEN, HUANG,LINGCHEN, ZHANG,GONGZHENG, QIAO,YUNFEI.

Un método de codificación, que comprende: realizar (S101), mediante un extremo de transmisión basado en un polinomio de verificación de redundancia cíclica, CRC, codificación con CRC en A bits de información a codificar, para obtener una secuencia de bits codificada con CRC, en el que la secuencia de bits codificada con CRC comprende L bits de CRC y los A bits de información a codificar, siendo L y A enteros positivos, L = 6, y el polinomio de CRC es: D^6+D^5+1; y realizar (S103), mediante el extremo de transmisión, codificación polar en la secuencia de bits codificada con CRC para obtener una secuencia de bits codificada en forma polar.

PDF original: ES-2823227_T3.pdf

Método y aparato para la transmisión inalámbrica de datos sujeta a bloqueos de señal periódicos.

(23/10/2019) Un método para la transmisión inalámbrica de una primera corriente de datos, estando la transmisión sujeta a bloqueos periódicos, el método que comprende: segmentar una primera corriente de datos en paquetes (S321) de un tamaño fijo predeterminado para una transmisión en modo ráfaga a través de un canal inalámbrico , en donde la transmisión está sujeta a un primer bloqueo periódico; aplicar un código externo de corrección de errores de reenvío (S323) a los paquetes de la primera corriente de datos para la recuperación de paquetes sujetos al primer bloqueo periódico, en donde el código externo de corrección de errores de reenvío comprende paquetes de suma de verificación agregados a la primera corriente de datos; …

Procedimiento y sistema para generar códigos de canal, en particular, para un encabezamiento de trama.

(11/09/2019) Un procedimiento para generar un código de canal, en particular, para un encabezamiento de trama, para codificar una señal en la que el valor objetivo (∈) de Tasa de error de detección (DER) está asociado, dicha señal siendo entregada a una pluralidad de usuarios, donde dichos usuarios se dividen en un conjunto de tipos de usuario (M) según su calidad de enlace, con cada tipo de usuario (i) siendo asociado a un valor de relación señal ruido (SNRi) y con un valor máximo de la velocidad de código y modulación correspondiente a dicho valor objetivo (∈) de Tasa de error de detección (DER), donde al menos una palabra clave de dicho código de canal se obtiene por medio de una concatenación de palabras claves de al menos…

Intercalador de bits para un sistema de BICM con códigos de QC-LDPC.

(03/07/2019) Un procedimiento de intercalación de bits para intercalar bits de una palabra de código generada en base a un esquema de codificación de comprobación de paridad de baja densidad cuasi-cíclico, que incluye un esquema de codificación de comprobación de paridad de baja densidad cuasi-cíclico de repetir-acumular, comprendiendo el procedimiento de intercalación de bits: una etapa de permutación de bloque cíclico de aplicación de un procedimiento de permutación de bloque cíclico a la palabra de código compuesta de N bloques cíclicos que consiste cada uno en Q bits, para reordenar los bloques cíclicos de acuerdo con una regla de permutación de bloque cíclico que define una reordenación…

Aparato de transmisión de CDMA y método de transmisión de CDMA.

(19/06/2019) Un aparato de transmisión de CDMA que comprende: una sección de control que reconoce tipos de datos incluidos en una pluralidad de elementos de datos y emite: la pluralidad de elementos de datos; e información de control (C1) basándose en el tipo reconocido de datos incluidos en la pluralidad de elementos de datos; una sección de distribución que distribuye la pluralidad de elementos de datos a una pluralidad de grupos; una sección de multiplexación que multiplexa por división de código los elementos de datos distribuidos para cada dicho grupo; y una sección de transmisión que transmite los elementos de datos multiplexados por división de código para cada dicho grupo a la misma temporización de transmisión usando una antena de transmisión que corresponde a cada dicho grupo, en el que…

Procedimiento, sistema y dispositivo para detección de errores en redes de comunicación inalámbrica OFDM sin decodificación de corrección de errores hacia delante completa.

(26/04/2019) Un procedimiento para detectar errores en un paquete de información recibido por un receptor OFDM en un sistema de multiplexación por división de frecuencias ortogonales, OFDM, en el que el paquete de información se codifica usando una técnica de corrección de errores hacia delante, FEC, dicha técnica FEC implica en el receptor un procedimiento de decodificación iterativo, comprendiendo el procedimiento las siguientes etapas realizadas en el receptor : a) realizar un número de iteraciones, Niter, de la técnica de decodificación de corrección de errores hacia delante en el paquete recibido de longitud NFEC bits, en la que Niter es inferior al número mínimo de iteraciones requeridas para una decodificación…

Intercalador de bits para un sistema de BICM con códigos QC LDPC.

(06/03/2019) Un procedimiento de entrelazado de bits para entrelazar bits de una palabra de código generada basándose en un esquema de codificación de verificación de paridad de baja densidad cuasi cíclica, que incluye un esquema de codificación de verificación de paridad de baja densidad cuasi cíclica de repetición-acumulación, comprendiendo el procedimiento de entrelazado de bits: una etapa de permutación de bits para aplicar un procedimiento de permutación de bits a la palabra de código formada por N bloques cíclicos, cada uno de los cuales consiste en Q bits, para reordenar los bits de la palabra de código de acuerdo con una regla…

Entrelazador de bits para un sistema BICM con códigos QC LDPC.

(28/02/2019) Un método de entrelazado de bits para entrelazar bits de una palabra de código generada en base a un esquema de codificación con comprobación de paridad de baja densidad cuasicíclica, que incluye un esquema de codificación con comprobación de paridad de baja densidad cuasicíclica de repetir-acumular, comprendiendo el método de entrelazado de bits: un paso de permutación de bloque cíclico consistente en aplicar un proceso de permutación de bloque cíclico a la palabra de código constituida por N bloques cíclicos, cada uno de los cuales consta de Q bits, para reordenar los bloques cíclicos de acuerdo con una regla de permutación de bloque cíclico que define una reordenación de los bloques cíclicos; un paso de permutación de bit consistente en aplicar un proceso…

Entrelazador de bits para un sistema BICM con códigos de tipo QC LDPC.

(26/02/2019) Un procedimiento de entrelazado de bits para entrelazar bits de una palabra de código generada basándose en un esquema de codificación de comprobación de paridad de baja densidad casi cíclica, incluyendo un esquema de codificación de comprobación de paridad de baja densidad cuasi-cíclico de repetición-acumulación, comprendiendo el procedimiento de entrelazado de bits: una etapa de permutación de bits para aplicar un procedimiento de permutación de bits a la palabra de código formada por N bloques cíclicos, cada uno de los cuales consistiendo en Q bits, para reordenar los bits de la palabra de código de acuerdo con una…

Codificación y descodificación de un código LDPC con tasa 18/30 (3/5) de longitud 64.800.

(25/01/2019) Aparato de procesamiento de datos que comprende: una unidad de codificación configurada para codificar bits de información a un código comprobación de paridad de baja densidad, LDPC (Low Density Parity Check), que tiene una longitud de código de 64.800 bits y una tasa de codificación de 18/30 en base a una matriz de comprobación de paridad del código LDPC, en el que el código LDPC incluye bits de información y bits de paridad, la matriz de comprobación de paridad incluye una parte de matriz de información de dimensión MxK correspondiente a los bits de información y una parte de matriz de paridad de dimensión MxM correspondiente a los bits de paridad, y en el que K = 38.880…

Método de ecualización Turbo y sistema de ecualización Turbo.

(24/09/2018) Un método para implementar una compensación de ecualización Turbo en un sistema ecualizador Turbo que comprende múltiples ecualizadores Turbo , comprendiendo cada ecualizador Turbo una unidad BCJR paralela solapada, OP-BCJR, para realizar un procesamiento de operación paralela de acuerdo con segmentos solapados y una unidad de decodificación de código convolucional de comprobación de paridad de baja densidad, LDPC, para decodificación iterativa, comprendiendo el método los pasos siguientes realizados por cada uno de los múltiples ecualizadores Turbo : dividir, por parte de la unidad OP-BCJR , un primer bloque de datos en n segmentos de datos, en donde D bits en dos segmentos de datos adyacentes en los n segmentos de datos se solapan, n es un entero positivo mayor o igual que 2, y D es un entero positivo mayor o…

Procedimientos de codificación y decodificación con protección diferenciada.

(19/10/2016) Procedimiento de codificación con protección diferenciada aplicada a una trama (T) que comprende un conjunto de bits, efectuándose la codificación al menos a partir de un primer código corrector sistemático de tipo código LDPC, representado por un gráfico bipartito, llamado gráfico de Tanner, que comprende una pluralidad de primeros nodos, llamados nodos variables, comprendiendo dicho gráfico, además, una pluralidad de segundos nodos, llamados nodos de control, conectándose cada nodo variable a al menos un nodo de control por una rama, llamándose al número de ramas conectadas a un nodo variable grado del nodo variable, en el que cada nodo variable se asocia a un bit de una palabra de dicho primer código,…

Dispositivo y procedimiento de adaptación de velocidad para un sistema de comunicación de datos.

(07/09/2016) Un procedimiento de adaptación de velocidad en un sistema de comunicación de datos, comprendiendo el procedimiento la etapa de: codificación de canal para generar bits codificados, caracterizado por: determinar si un esquema de codificación de canal usado para generar los bits codificados es un código sistemático o un código no sistemático; si se usa un código sistemático, perforar una parte de los bits codificados por una función de adaptación de velocidad correspondiente para cada flujo de bits de paridad, respectivamente, derivar un flujo de bits sistemático y multiplexar los flujos de bits de paridad…

Aparato de transmisión de señal de difusión, aparato de recepción de señal de difusión y métodos correspondiente.

(27/07/2016) Un método para recibir una señal de difusión en un receptor, comprendiendo el método: recibir una primera señal de difusión que se transmite a través de al menos una de una primera y segunda antenas de transmisión y recibir una segunda señal de difusión que se transmite a través de al menos una de la primera y segunda antenas de transmisión, incluyendo la primera señal de difusión una primera trama e incluyendo la segunda señal de difusión una segunda trama, incluyendo la primera trama un símbolo de preámbulo, un símbolo de preámbulo adicional y símbolos de datos, e incluyendo la segunda trama un símbolo de preámbulo, un símbolo de preámbulo adicional y símbolos de datos; obtener…

SISTEMAS Y MÉTODOS PARA TURBO DECODIFICACIÓN ITERATIVA DE BAJO TASA DE ERROR Y BAJA COMPLEJIDAD.

(12/05/2016). Solicitante/s: UNIVERSIDAD DE MALAGA. Inventor/es: LÓPEZ MARTÍNEZ,Francisco Javier, MARTÍN VEGA,Francisco Javier, BLÁNQUEZ CASADO,Francisco, GÓMEZ PAREDES,Gerardo.

Sistemas y métodos para turbo décodificación iterativa de baja tasa de error y baja complejidad La invención refiere un primer método" que comprende el uso de las métricas de camino en el borde derecho de los sub-bloques como métricas de inicialización para el siguiente sub-bloque de la siguiente iteración; y el uso de los estados del camino del borde izquierdo de los sub-bloques para hacer el último recorrido hacía atrás desde un estado fiable del decodificador SOVA previo, Asimismo, la invención refiere un segundo método que comprende el almacenamiento de las métricas LLR en un banco de memoria de entrada; e! cálculo de métricas a-posteriori por el o los decodificadores; el cálculo por una o más unìdades de cálculo extrínsecas de la información extrínseca; y la comparación de las medidas LLR a-posteriori a lo largo de distintas iteraciones. La invención refiere asimismo sistemas que implementan dichos métodos.

Establecimiento de llamada de telecomunicación de medios mixtos.

(18/03/2016). Ver ilustración. Solicitante/s: 3G Licensing S.A. Inventor/es: CROOK,MICHAEL DAVID STANMORE.

Estación móvil apta para videotelefonía en respuesta a una interrupción de una llamada en curso de telecomunicaciones de medios mixtos, comprendiendo la estación móvil: - una interfaz de radiofrecuencia configurada para comunicar por medio de una red de telecomunicaciones de radio; - un transmisor configurado para transmitir datos que llevan por lo menos un primer y un segundo medios a una estación móvil remota durante una primera llamada de telecomunicaciones de medios mixtos; - un procesador en comunicación con la interfaz de radiofrecuencia configurado para recibir una indicación de que la transmisión de datos a la estación móvil remota en la primera llamada de telecomunicaciones de medios mixtos está siendo interrumpida; - estando el procesador además configurado, en respuesta a la indicación, para iniciar una segunda llamada a la estación móvil remota, no soportando la segunda llamada los segundos medios.

PDF original: ES-2564177_T3.pdf

Sistemas y métodos para turbo decodificación iterativa de baja tasa de error y baja complejidad.

(01/03/2016). Solicitante/s: UNIVERSIDAD DE MALAGA. Inventor/es: LÓPEZ MARTÍNEZ,Francisco Javier, MARTÍN VEGA,Francisco Javier, BLÁNQUEZ CASADO,Francisco, GÓMEZ PAREDES,Gerardo, ENTRAMBASAGUAS MUÑOZ,José Tomás.

Sistemas y métodos para turbo decodificación iterativa de baja tasa de error y baja complejidad. La invención se refiere a un método de turbo decodificación iterativa de baja tasa de error y baja complejidad caracterizado porque comprende (a) el almacenamiento de las métricas LLR en un banco de memoria de entrada que posteriormente entrega, bien el bloque correspondiente a un decodificador no paralelo que trabaja hacia delante (fw) y hacia atrás (bw), bien los sub-bloques correspondientes a dos o más decodificadores paralelos fw/bw; (b) el cálculo de métricas a-posteriori por el o los decodificadores; (c) el cálculo por una o más unidades de cálculo extrínsecas de la información extrínseca; y (d) la comparación de las medidas LLR a-posteriori fw y bw a lo largo de distintas iteraciones. La invención refiere diferentes implementaciones del método así como sistemas que implementan dicho método y sus variantes.

PDF original: ES-2561913_A1.pdf

PDF original: ES-2561913_B2.pdf

Sistemas y métodos para turbo decodificación iterativa de alto régimen binario, baja tasa de error y baja complejidad.

(01/03/2016). Solicitante/s: UNIVERSIDAD DE MALAGA. Inventor/es: LÓPEZ MARTÍNEZ,Francisco Javier, MARTÍN VEGA,Francisco Javier, BLÁNQUEZ CASADO,Francisco, GÓMEZ PAREDES,Gerardo, ENTRAMBASAGUAS MUÑOZ,José Tomás.

Sistemas y métodos para turbo decodificación iterativa de alto régimen binario, baja tasa de error y baja complejidad. La invención se refiere a un método para turbo decodificación en serie paralela iterativa de alto régimen binario, baja tasa de error y baja complejidad caracterizado porque comprende el uso de las métricas de camino (PMs) en el borde derecho de los sub-bloques como métricas de inicialización para el siguiente sub-bloque de la siguiente iteración; y el uso de los estados del camino (ML) del borde izquierdo de los sub-bloques para hacer el último recorrido hacia atrás (TB) desde un estado fiable del decodificador SOVA previo, dichos MLs intercambiables en la misma iteración. La invención refiere asimismo implementaciones de dicho método basadas en los algoritmos SOVA y BISOVA, así como una implementación basada en un nuevo algoritmo, ALSOVA, que constituya una modificación de SOVA, así como sistemas que implementan dichos métodos.

PDF original: ES-2561935_B2.pdf

PDF original: ES-2561935_A1.pdf

Método de decodificación, aparato de decodificación y sistema de comunicaciones.

(06/01/2016) Un aparato de decodificación para la decodificación de información codificada multinivel que comprende diferentes bits de información protegidos utilizando códigos componente con diferentes tasas de bits, en donde el aparato de decodificación comprende: una unidad de desmapeo primaria, un decodificador de corrección de errores de decisión blanda, una primera unidad de desmapeo, un primer desintercalador, un primer decodificador de corrección de errores de decisión dura y una unidad de salida; la unidad de desmapeo primaria está configurada para desmapear la información recibida por el aparato de decodificación y generar la información blanda obtenida de un componente de primer nivel, para el decodificador de corrección de errores de decisión blanda; el decodificador de corrección de errores de…

Aparato y método de procesamiento de datos.

(06/01/2016) Un aparato de procesamiento de datos dispuesto en funcionamiento para recuperar bits de datos desde símbolos de datos recibidos desde un número predeterminado de señales de sub-portadora de un símbolo Multiplexado por División de Frecuencias Ortogonales, OFDM, y formar una corriente de bits de salida, comprendiendo el aparato de procesamiento de datos: un desentrelazador de símbolos que puede funcionar para introducir por lectura en una memoria de entrelazador de símbolos el número predeterminado de símbolos de datos desde las señales de sub-portadora OFDM, y para extraer por lectura de la memoria de entrelazador de símbolos los símbolos de datos adentro…

Intercalador de bits para un sistema de BICM con códigos QC LDPC.

(10/11/2015) Un método de intercalación de bits para intercalar una palabra de código generada mediante una codificación de comprobación de paridad de baja densidad cuasi cíclica, QC LDPC, que emplea Q × Q matrices circulantes, incluyendo codificación QC LDPC de repetir-acumular, comprendiendo el método de intercalación de bits: una etapa de permutación de bits para aplicar un proceso de permutación de bits a la palabra de código para redisponer bits de palabra de código, estando compuesta la palabra de código de N bloques cíclicos consistiendo cada uno en Q bits de bloques cíclicos; y una etapa de división para dividir la palabra de código, después…

Intercalador de bits para un sistema de BICM con códigos QC LDPC.

(12/08/2015) Un método de intercalación de bits para intercalar una palabra de código generada mediante una codificación de comprobación de paridad de baja densidad cuasi cíclica, QC LDPC, que emplea Q × Q matrices circulantes, incluyendo codificación QC LDPC de repetir-acumular, comprendiendo el método de intercalación de bits: una etapa de permutación de bits para aplicar un proceso de permutación de bits a la palabra de código para redisponer bits de palabra de código, estando compuesta la palabra de código de N bloques cíclicos consistiendo cada uno en Q bits de bloques cíclicos; y una etapa de división para dividir la palabra de código, después del proceso de permutación de bits, en una pluralidad de palabras de constelación, estando compuesta cada una de las palabras…

Entrelazador de bits para un sistema BICM con códigos de tipo QC LDPC.

(05/08/2015) Un método de entrelazado de bits para el entrelazado de una palabra de código generada por una codificación cuasi cíclica de comprobación de paridad de baja densidad, QC LDPC, que emplee Q×Q matrices circulantes, incluyendo una codificación QC LDPC de acumulación repetitiva, comprendiendo el método de entrelazado de bits: una etapa de permutación del bloque cíclico de aplicación de un proceso de permutación del bloque cíclico a la palabra de código compuesta de N bloques cíclicos consistente cada uno en Q bits del bloque cíclico, de modo que redispongan los N bloques cíclicos de acuerdo con una regla de permutación…

Dispositivo de procesamiento de datos y método de procesamiento de datos.

(22/07/2015) Un dispositivo de procesamiento de datos que realiza la codificación de bits de información que comprende: una unidad de codificación que realiza la codificación de los bits de información en una palabra de código de un código de Control de Paridad de Baja Densidad, LDPC, que tiene una longitud de código de 4320 bits y una tasa codificada de 1/2 sobre la base de una matriz de control de paridad del código LDPC, en donde la matriz de control de paridad incluye una matriz de información de 2160 filas x 2160 columnas y una matriz de paridad de 2160 filas x 2160 columnas, en donde la matriz de paridad tiene una estructura escalonada, en la que los elementos están alineados en un modelo…

Procedimiento y sistema para utilizar un descodificador externo en un sistema de comunicaciones de servicios de radiodifusión.

(06/05/2015) Un procedimiento para utilizar un canal de radiodifusión para transmitir información de radiolocalización, para cada sector, a estaciones de abonado del mismo grupo de traspaso continuo , comprendiendo el procedimiento: definir un intervalo de tiempo periódico predefinido para transmisiones de paquetes para indicar que los paquetes transmitidos en el intervalo transportan información de radiolocalización para radiolocalizar estaciones de abonado; sustituir parte del contenido de una porción de paridad de una memoria intermedia de transmisión con la información de radiolocalización; y transmitir el contenido sustituido de la memoria intermedia de transmisión en un tiempo…

Procedimientos y aparatos para descodificar códigos LDPC.

(13/08/2014) Un procedimiento de realización del procesamiento de descodificación del paso de mensajes de control de paridad, usando gráficos vectorizados de LDPC que representan matrices elevadas de control de paridad, por lo cual, en una matriz elevada de control de paridad, los elementos 0 de una matriz H de control de paridad de un código de LDPC proyectado son reemplazados por matrices de ceros de dimensiones ZxZ, y los elementos 1 de la matriz H de control de paridad son reemplazados por matrices de permutación de dimensiones ZxZ, comprendiendo el procedimiento las etapas de: mantener L conjuntos de mensajes de K bits en un dispositivo de almacenamiento de mensajes,…

Método de codificación de corrección de errores, método de decodificación y dispositivos asociados.

(25/06/2014) Método de codificación de corrección de errores para codificar en serie datos digitales de origen, que tienen la forma de una trama , en el cual dichos datos pueden estar clasificados en N clases, siendo N un número entero igual a al menos 2, caracterizado por que comprende: - un primer paso de codificación de convolución sistemática recursiva de los datos de la clase 1 ; - una implementación de los siguientes pasos, para cada n desde 1 hasta M, donde M es un número entero positivo igual o menor que N-1: - mezclado n-ésimo (108n+1) de un conjunto formado por los datos de la clase n+1 (102n+1), los datos sistemáticos y los datos de paridad de un paso de codificación anterior; - codificación (n+1)-ésima (110n+1) de convolución sistemática recursiva de datos formados por el resultado del mezclado n-ésimo

Método de codificación de corrección de errores, método de decodificación y dispositivos asociados.

(25/06/2014) Método de codificación de corrección de errores para codificar en paralelo datos digitales denominados de origen, que tienen la forma de una trama , donde dichos datos pueden estar clasificados en N clases (1021, 1022, 1023, 102i), siendo N un número entero igual a al menos 2, caracterizado porque comprende: - un primer paso de codificación de convolución sistemática recursiva de datos a codificar, formados por los datos de la clase 1 ; y - una implementación de los siguientes pasos, para cada n desde 1 hasta M, donde M es un número entero positivo igual o menor que N-1: - mezclado n-ésimo (304n+1) de un conjunto formado por los datos de la clase n+1 (102n+1) y los datos sistemáticos de la codificación anterior; - codificación (n+1)-ésima (306n+1) de convolución sistemática recursiva de datos a codificar, formados…

Procedimiento y aparato para codificar bits de datos en paralelo.

(19/03/2014) Un procedimiento de codificación 5 de datos con un codificador de un sistema de comunicación inalámbrica, en el que el codificador es síncrono, comprendiendo el procedimiento: recibir una pluralidad de bits de información de entrada I[0]:I[3] en el codificador, en donde el procedimiento procesa la pluralidad de bits de información de entrada, I, y realiza los siguientes pasos durante un solo ciclo de reloj: - calcular los valores de estado S0[1]:S0[3], S1[1]:S1[3], S2[1]:S2[3], para el codificador, en base a la pluralidad de bits de información de entrada I[0]:I[3] y los valores de estado iniciales o almacenados S0[0] y S1[0]; y - generar un conjunto de valores codificados de salida X[0]:X[3], Y0[0]:Y0[3], Y1[0]:Y1[3] usando los valores de estado calculados S0[1]:S0[3], S1[1]:S1[3], S2[1]:S2[3], y la pluralidad…

Equipo de recepción, método de recepción, programa y sistema de recepción compatibles con DVB-T.2.

(22/01/2014) Un equipo de recepción que cumple con el Estándar T.2 de Difusión de Vídeo Digital conocido como DVBT.2, estando configurado el equipo para llevar a cabo una decodificación con Comprobación de Paridad de BajaDensidad (LDPC) de conexiones de capa física (PLP) que representan flujos de datos, y de capa 1 (L1) querepresentan parámetros de transmisión de la capa física, comprendiendo el equipo: un dispositivo de decodificación LDPC configurado de tal modo que cuando se transmiten de modomultiplexado una señal de datos codificada con LDPC y una señal de control de transmisión codificada con LDPC,dicho dispositivo de decodificación LDPC puede decodificar tanto la señal de datos como la señal de control detransmisión en modo de…

Codificación de los códigos de comprobación de paridad de baja densidad.

(29/10/2013) Un método para codificar señales, comprendiendo el método: codificar un mensaje de entrada en una contraseña con un codificador de Comprobación de Paridad de Baja Densidad (LDPC) donde la etapa de codificar comprende: recibir bits de información, i0, i1,..., im, ..., ikldpc-1, inicializar bits de paridad, p0, p1, ..., pj, pnldpc-kldpc-1, de un código de Comprobación de Paridad de Baja Densidad (LDPC) que tiene un índice de código de 4/5, 3/5, 8/9 o 9/10 de acuerdo con p0 ≥ p1 ≥ ... ≥ pnldpc-kldpc-1 ≥ 0; generar, en base a los bits de información, bits de paridad al acumular los bits de información realizando operaciones para cada bit de información, im, pj ≥ pj im para cada valor correspondiente de j, y posteriormente…

Procedimiento y sistema para la utilización de un decodificador externo en un sistema de comunicaciones de servicios de radiodifusión.

(27/09/2013) Un procedimiento para reducir el consumo de energía de una estación de abonado , comprendiendo elprocedimiento: recibir tramas que comprenden tramas sistemáticas y tramas de paridad en un receptor que comprende undecodificador interno y un decodificador externo; determinar un número de tramas que deben recibirse y decodificarse correctamente según declara eldecodificador interno para que el decodificador externo decodifique correctamente las tramassistemáticas recibidas; decodificar las tramas recibidas por el decodificador interno; finalizar la recepción y la decodificación de tramas cuando dicho número determinado de tramas fuedecodificado correctamente por el decodificador interno; y activar el decodificador externo para usar las tramas de paridad para recuperar cualquier trama sistemática nodecodificada de manera satisfactoria…

1 · ››
Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .