Circuito de retardo programable con resolución de tiempo de enteros y fraccional.
Un aparato (210), que comprende:
medios para retardar (310,
410) una señal de entrada por un primer retardo de un número entero de unidades de tiempo; y
medios para retardar (320, 330, 500, 600) más la señal de entrada por un segundo retardo de una fracción de una unidad de tiempo en base a una carga adicional proporcionada por al menos una puerta lógica simulada (518; 618), en la que los medios para retardar más la señal de entrada por el segundo retardo comprenden:
medios para pasar (510, 512, 516, 610, 612, 616) la señal de entrada a través de una primera trayectoria sin la carga adicional si no se selecciona el segundo retardo,
medios para pasar (510, 514, 516, 610, 614, 616) la señal de entrada a través de una segunda trayectoria con la carga adicional acoplada a la segunda trayectoria si se selecciona el segundo retardo; y
un segundo circuito de retardo que comprende la primera trayectoria que proporciona un retardo más corto cuando se selecciona la primera trayectoria, proporcionando la segunda trayectoria un retardo más largo cuando se selecciona la segunda trayectoria y estando acoplada al menos una puerta lógica simulada a la segunda trayectoria y proporcionando una carga adicional para obtener el retardo más largo para la segunda trayectoria;
en el que la primera trayectoria comprende unas primera y segunda puertas lógicas, la segunda trayectoria comprende la segunda puerta lógica y una tercera puerta lógica, y al menos una puerta lógica simulada está acoplada a la tercera puerta lógica;
caracterizado por que al menos una puerta lógica simulada es del mismo tipo de puerta lógica que las primera, segunda y tercera puertas lógicas.
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2008/087545.
Solicitante: QUALCOMM INCORPORATED.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 ESTADOS UNIDOS DE AMERICA.
Inventor/es: KESKIN,MUSTAFA, PEDRALI-NOY,MARZIO.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- H03K5/13 ELECTRICIDAD. › H03 CIRCUITOS ELECTRONICOS BASICOS. › H03K TECNICA DE IMPULSO (medida de las características de los impulsos G01R; modulación de oscilaciones sinusoidales por impulsos H03C; transmisión de información digital, H04L; circuitos discriminadores de detección de diferencia de fase entre dos señales de conteo o integración de ciclos de oscilación H03D 3/04; control automático, arranque, sincronización o estabilización de generadores de oscilaciones o de impulsos electrónicos donde el tipo de generador es irrelevante o esta sin especificar H03L; codificación, decodificación o conversión de código, en general H03M). › H03K 5/00 Manipulación de impulsos no cubiertos por ninguno de los otros grupos principales de la presente subclase (circuitos de realimentación H03K 3/00, H03K 4/00; utilizando dispositivos magnéticos o eléctricos no lineales H03K 3/45). › Disposiciones que tienen una salida única y transforman la señal de entrada en impulsos transmitidos en intervalos de tiempo deseados.
PDF original: ES-2648893_T3.pdf
Patentes similares o relacionadas:
Circuito integrado foto-repetido con compensación de retardos de propagación de señal, especialmente de señales de reloj, del 22 de Julio de 2020, de Pyxalis: Circuito integrado que comprende N patrones adyacentes, todos idénticos, que corresponden a N circuitos parciales adyacentes idénticos (C1, C2, C3) de rango i = 1 a […]
Calibración de circuito de recuperación de datos de reloj multifásico, del 18 de Marzo de 2020, de QUALCOMM INCORPORATED: Un procedimiento de comunicaciones de datos, que comprende: configurar un primer circuito de recuperación de reloj para proporcionar una señal de reloj […]
Interpolador de borde digitalmente controlado (DCEI) para convertidores digital-tiempo (DTC), del 22 de Noviembre de 2018, de INTEL CORPORATION: Un convertidor digital-tiempo, DTC, , que comprende: un segmento de retardo/fase gruesa que genera una señal de retardo/fase gruesa, la señal […]
Establecimiento de llamada de telecomunicación de medios mixtos, del 18 de Marzo de 2016, de 3G Licensing S.A: Estación móvil apta para videotelefonía en respuesta a una interrupción de una llamada en curso de telecomunicaciones de medios mixtos, comprendiendo […]
Dispositivo de generación de señales de sincronización con fluctuación de fase muy reducida, del 18 de Mayo de 2012, de COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES: Dispositivo de generación de señales de sincronización con fluctuación de fase muy reducida, particularmente para la sincronización de la activación de pulsos láser en un […]
DISPOSITIVO DE FOTO-ESTIMULACION PARA DIAGNOSTICO Y TRATAMIENTO EN TERAPIAS ENERGETICAS, del 8 de Enero de 2010, de MERINO MACDONNELL,EDUARDO DANIEL: La presente invención se refiere, como el título lo indica, a un dispositivo emisor de luz, continua o pulsada, de longitudes de onda comprendidas […]
CIRCUITO DE SELECCION DE FASE., del 1 de Junio de 2005, de VITESSE SEMICONDUCTOR CORPORATION: Un circuito de selección de fase para seleccionar una fase a partir de una fuente de fases que genera las señales de fase, teniendo las señales de fase distintas fases, que […]
SISTEMA Y PROCEDIMIENTO DE PRUEBA DE LÍNEA DE RETARDO, del 26 de Enero de 2012, de Omron Scientific Technologies, Inc: Un procedimiento para caracterizar una línea digital de retardo que comprende sucesivas etapas de retardo, que representan colectivamente […]