Células de lógica configurable.
Un procesador, que comprende:
un núcleo (102) de unidad de procesamiento central (CPU),
en particular un núcleo de CPU RISC;
una pluralidad de periféricos (108; 110), incluyendo la pluralidad de periféricos uno o más periféricos (104) de célula de lógica configurable, en el que el periférico (104) de célula de lógica configurable está operando de manera independiente del núcleo (102) de la CPU, en el que cada uno del uno o más periféricos (104) de célula de lógica configurable comprende un registro de configuración asociado y en el que una pluralidad de bits en dicho registro (315) de configuración asociado determina una función lógica de una célula de lógica asociada proporcionada mediante un bloque de función lógica, en el que cada bloque de función lógica tiene una pluralidad de entradas (304) lógicas y una única salida lógica y una entrada (314) de control de modo acoplada con dicha pluralidad de bits del registro (315) de configuración asociado.
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2012/034367.
Solicitante: MICROCHIP TECHNOLOGY INCORPORATED.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: 2355 WEST CHANDLER BOULEVARD CHANDLER, ARIZONA 85224-6199 ESTADOS UNIDOS DE AMERICA.
Inventor/es: STEEDMAN,SEAN, DELPORT,VIVIEN, ZDENEK,JERROLD S, KILZER,KEVIN LEE, LUNDSTRUM,ZEKE, DUVENHAGE,FANIE.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- H03K19/177 ELECTRICIDAD. › H03 CIRCUITOS ELECTRONICOS BASICOS. › H03K TECNICA DE IMPULSO (medida de las características de los impulsos G01R; modulación de oscilaciones sinusoidales por impulsos H03C; transmisión de información digital, H04L; circuitos discriminadores de detección de diferencia de fase entre dos señales de conteo o integración de ciclos de oscilación H03D 3/04; control automático, arranque, sincronización o estabilización de generadores de oscilaciones o de impulsos electrónicos donde el tipo de generador es irrelevante o esta sin especificar H03L; codificación, decodificación o conversión de código, en general H03M). › H03K 19/00 Circuitos lógicos, es decir, teniendo al menos dos entradas que actúan sobre una salida (circuitos para sistemas de computadores que utilizan la lógica difusa G06N 7/02 ); Circuitos de inversión. › dispuestos en forma matricial.
PDF original: ES-2617318_T3.pdf
Patentes similares o relacionadas:
Sistemas y métodos para configurar un SOPC sin necesidad de utilizar una memoria externa, del 24 de Junio de 2020, de Altera Corporation: Un circuito integrado que comprende: una estructura de FPGA; y una interfaz de comunicación; en el que el circuito […]
Componente lógico programable, circuito de formación de claves y procedimiento para proporcionar una información de seguridad, del 11 de Diciembre de 2019, de Siemens Mobility GmbH: Componente lógico programable, que se configura por un flujo de bits , donde mediante el flujo de bits se configura un circuito de formación de […]
Circuito integrado digital protegido contra errores transitorios, del 9 de Octubre de 2019, de THALES: Circuito integrado digital que comprende un conjunto lógico que comprende un bloque lógico funcional, una unidad lógica de detección […]
Componente de procesamiento electrónico enchufable modular y sistema de procesamiento distribuido formado a partir del mismo, del 10 de Abril de 2019, de MRS Corporate, Inc: Un componente de procesamiento electrónico modular enchufable que comprende: una carcasa que tiene un conjunto de terminales conductores […]
Matriz de puertas programable por campo que comprende una pluralidad de bloques funcionales y dispositivo de control para una central eléctrica, del 21 de Diciembre de 2016, de FRAMATOME: Matriz de puertas programable por campo que comprende: una pluralidad de bloques funcionales (10a-d, 20, 30, 110a-h, 120a-d, 130a-d, 210a-e, […]
Lógica programable por software utilizando dispositivos magnetorresistivos de par de transferencia de espín, del 11 de Septiembre de 2013, de QUALCOMM INCORPORATED: Una formación lógica programable, que comprende una pluralidad de dispositivos de empalme de túnel magnético, MTJ, de par de transferencia deespín, dispuestos […]
lógica programable por software utilizando dispositivos magnetorresistivos de par de transferencia por rotación, del 25 de Julio de 2012, de QUALCOMM INCORPORATED: Una matriz lógica programable, que comprende una pluralidad de dispositivos de unión de túnel magnético de par de transferencia por rotación, MTJ, dispuestos […]