Interruptor con resistencia modificable.

Interruptor con resistencia modificable que comprende al menos un transistor (BT) con una resistencia equivalente en estado cerrado entre terminales (ron),

y conectado con un circuito (BC) donde la resistencia entre terminales (ron) es proporcional a una tensión de entrada Vcal del circuito BC.

La presente invención describe un interruptor con resistencia modificable. En concreto un interruptor linealizado integrado en tecnología CMOS estándar con resistencia en estado cerrado que se puede modificar mediante una señal de calibración externa.

ESTADO DE LA TÉCNICA

Se conoce en el estado de la técnica el artículo de [Dessouky, M.; Kaiser, A.; "Input switch configuration suitable for rail-to-rail operation of switched op amp circuits" Electronics Letters, vol.35, no.1, pp.8-10, 7 Jan 1999\ que se puede considerar como el antecedente más cercano de la presente invención. En este artículo se desarrolla una versión de la técnica gate-source bootstrap. No obstante, este documento no describe la posibilidad de ajustar las características eléctricas de un interruptor y, por tanto, no es posible su empleo en la calibración del ancho de banda de los circuitos de muestreo RC que se encuentran a la entrada de los convertidores analógico - digitales basados en entrelazamiento temporal (TI ADC en sus siglas en inglés). En la FIG. 1 se muestra el circuito propuesto en este documento.

Otro artículo importante del que se parte para el desarrollo de la presente invención es [Sai- Weng Sin et al. Statistical Spectra of Distortion Analysis of Time-lnterleaved Sampling Bandwidth Mismatch IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMSII: EXPRESS BRIEFS, VOL. 55, NO. 7, JULY2008[. En este artículo se cuantifica la pérdida de linealidad en convertidores analógico-digitales basados en entrelazamiento temporal (time- interleaved) debido a la disparidad del ancho de banda (bandwidth mismatch) de los interruptores de muestreo (sampling switches).

Del estado de la técnica se conoce también la patente estadounidense US7492207. En ella se emplea un circuito de bootstrapping y se implementan en él una serie de mejoras gracias a la introducción como señal a la puerta del transistor de una tensión predeterminada, seleccionada entre un número limitado de valores. Los problemas que soluciona dicha patente son la fiabilidad del circuito (esperanza de vida), la dependencia del threshold voltage con la señal de entrada y la dependencia de la tensión de clock-

feedthrough con la señal de entrada.

EXPLICACIÓN DE LA INVENCIÓN

La presente invención describe un interruptor con resistencia modificable. En concreto se trata de un interruptor linealizado cuya resistencia a la corriente eléctrica en estado cerrado puede ser modificable a voluntad mediante una señal de calibración externa.

La aplicación más importante de la presente invención es la calibración del ancho de banda de cada uno de los circuitos de muestreo de RC que se encuentran a la entrada de los convertidores analógico-digital basados en entrelazamiento temporal (TI ADC). Esta invención permite solucionar el problema técnico de implementación práctica de los TI ADC, relacionado con las variaciones aleatorias durante el proceso de fabricación del ancho de banda de los circuitos de muestreo RC. Esto es una gran ventaja ya que la disparidad en el ancho de banda de los circuitos de muestreo RC puede limitar la linealidad con la que un TI ADC es capaz de digitalizar señales analógicas.

Más concretamente, el interruptor con resistencia modificable comprende al menos un transistor con una resistencia equivalente en estado cerrado entre terminales conectado con un circuito que tiene una tensión de entrada variable y que comprende una pluralidad de interruptores conectados con una tensión de interrupción que abre y cierra dichos interruptores; y donde los citados interruptores están conectados en un puente en H; y que además comprende una capacidad conectada en paralelo entre ambas ramas del puente y donde de su estructura se infiere que la resistencia equivalente en estado cerrado entre terminales es proporcional a la tensión de entrada variable del circuito.

En un segundo aspecto de la invención, el circuito de muestreo comprende el interruptor descrito.

A lo largo de la descripción y las reivindicaciones la palabra "comprende" y sus variantes no pretenden excluir otras características técnicas, aditivos, componentes o pasos. Para los expertos en la materia, otros objetos, ventajas y características de la invención se desprenderán en parte de la descripción y en parte de la práctica de la invención. Los siguientes ejemplos y dibujos se proporcionan a modo de ilustración, y no se pretende que restrinjan la presente invención. Además, la presente invención cubre todas las posibles

combinaciones de realizaciones particulares y preferidas aquí indicadas.

BREVE DESCRIPCIÓN DE LAS FIGURAS

FIG. 1 muestra un esquema eléctrico simplificado del circuito propuesto en Dessouky, M.; Kaiser, A.; , "Input switch configuration suitable for rail-to-rail operation of switched op amp circuits," Electronics Letters , vol.35, no.1, pp.8-10, 7 Jan 1999.

FIG. 2 muestra un esquema eléctrico simplificado del circuito objeto de la invención, formado por un transistor BT (Bootstrapped Transistor) y un circuito BC (Bootstrapping Circuit).

FIG. 3 muestra una gráfica en la que se representa la evolución del valor de la resistencia entre los terminales T1 y T2 del transistor BT (ron), en el eje vertical en ohmios (O), en función de Vca/representado en el eje horizontal en voltios (V).

FIG. 4 muestra un TI ADC (Time-lnterleaved Analog-to-Digital Converter) formado por M vías o canales paralelos, donde cada vía está formada por un circuito de muestreo y amplificación (S/Hm) y un convertidor analógico-digital (ADCm).

FIG. 5 muestra un ejemplo de implementación de un circuito S/Hmcorno los mostrados en la figura 4.

FIG. 6 muestra un esquema de un circuito de muestreo RC en el que se ha incluido el interruptor BS (Bootstrapped Switch) objeto de la presente invención.

FIG. 7 muestra la variación de /c3-dBm nominal de un circuito de muestreo RC, representada en el eje vertical, en función del valor de \lcaimrepresentado en el eje horizontal. (La variación de /c3.dBm-nominal se ha calculado respecto al valor de /c3_dBm-nominal tomado para Vca/m= 1.2 V, que sirve como valor de referencia.)

FIG. 8 muestra el histograma de la distribución de los valores reales de /c3-dBm que cabe esperar tras ser modificados por imperfecciones durante el proceso de fabricación, cuando y caím se establece a 1.20 V.

EXPOSICIÓN DETALLADA DE MODOS DE REALIZACIÓN Y EJEMPLO

El interruptor de la presente invención tiene una resistencia en estado cerrado que es variable mediante una señal de calibración externa estando la tensión de puerta elegida entre muchos valores posibles. Este interruptor, entre otros, soluciona el problema de disparidad en el ancho de banda de circuitos de muestreo RC. La necesidad de evitar ese problema viene dada porque esto puede limitar la linealidad con la que un TI ADC (convertidor analógico-digital basado en entrelazamiento temporal) es capaz de digitalizar señales analógicas.

El interruptor de la presente invención se aprecia en la figura 2 donde se presenta un esquema eléctrico simplificado del circuito, formado por un transistor BT y un circuito BC. Este esquema se basa en el interruptor descrito en la publicación de Dessouky (figura 1) sobre el que se han realizado las modificaciones necesarias para resolver el problema de linealidad con la que un TI ADC es capaz de digitalizar señales analógicas.

Más concretamente, el circuito BC comprende una pluralidad de interruptores (S1, S2, S3, S4, S5) conectados con una tensión de interrupción que abre (/<$>) y cierra (O) dichos interruptores; una entrada en tensión (Vcai), donde dichos interruptores forman un puente en H con una capacidad Cb conectada en paralelo entre ambas ramas del puente; y donde un quinto interruptor S5 a masa está conectado en paralelo a la salida de un segundo interruptor S2 y a la puerta (G) del transistor BT, mientras que la primera rama del puente formada por el primer y tercer interruptor (S1,S3) está conectada en paralelo con la fuente (S) del transistor BT.

Gracias al esquema mostrado en la figura 2 es posible variar el valor de la resistencia entre los terminales T1 y T2 (ron) mediante la variación de Vca/. Así pues, y con respecto al esquema de la figura 1, se ha sustituido la tensión fija Vdd que se aplicaba en los circuitos del estado de la técnica por una tensión variable Vca/ que es ahora la tensión de entrada del circuito. Aplicar la tensión variable Vca/permite variar indirectamente el valor de ron.

Cuando se trabaja con valores de tensión en los interruptores (O) próximos al valor de Vd (tensión fija de entrada), los interruptores internos S3, S4 y S5 se encuentran en estado abierto y los interruptores internos S1 y S2 se...

1Interruptor con resistencia modificable que comprende al menos un transistor (BT) con una resistencia equivalente en estado cerrado entre terminales (ron), conectado con un circuito (BC) que tiene una tensión de entrada variable (Vcal), y comprende una pluralidad de interruptores (S1, S2, S3, S4, S5) conectados con una tensión de interrupción (4>) que abre y cierra dichos interruptores; y donde los citados interruptores están conectados en un puente en H, donde una primera rama está conformada por el tercer y primer interruptor (S3,S1) y una segunda rama formada por los interruptores cuarto y segundo (S4,S2); y que además comprende una capacidad (Cb) conectada en paralelo entre ambas ramas del puente; y donde un quinto interruptor (S5) a masa está conectado en paralelo a la salida del segundo interruptor (S2) y a la puerta (G) del transistor (BT), mientras que la primera rama del puente formada por el primer y tercer interruptor (S1 ,S3) está conectada en paralelo con la fuente (S) del transistor (BT); caracterizado por que la resistencia entre terminales (ron) es proporcional a la tensión de entrada variable (Vcal) del circuito (BC).

2.- Interruptor de acuerdo con la reivindicación 1 donde con valores de tensión de interruptor (<t>) próximos a la tensión de masa, los interruptores internos tercero, cuarto y quinto (S3, S4 y S5) están en estado cerrado y los interruptores internos primero y segundo (S1 y S2) están en estado abierto; de tal forma que la tensión en la capacidad (Vcb) es igual a la tensión de calibración (Vca/) y donde el transistor (BT) está en estado abierto dado que su tensión (VGS) es igual o inferior a cero voltios por la conexión a masa de la puerta (G) del transistor (BT) a través del quinto interruptor (S5); y donde al cambiar de nuevo el valor de tensión de los interruptores (O) de nuevo a un valor próximo al valor de tensión fija de entrada (V^), la tensión del transistor (VGS) depende del valor de la tensión de la capacidad (Veb) y este a su vez de la tensión de calibración (Vca/) en el estado anterior.

3.- Uso del interruptor de acuerdo con las reivindicaciones 1 y 2 en un circuito de muestreo RC.

4.- Uso del interruptor de acuerdo con las reivindicaciones 1 y 2 en un convertidor analógico-digital basado en entrelazamiento temporal.