Esquema de distribución con umbral multinivel flash.

Un dispositivo de memoria que comprende:

Un arreglo de memoria que tiene celdas de memoria

(50) dispuestas en filas y columnas caracterizadas porque:

cada celda de memoria (50) es borrable para tener un voltaje umbral de borrado negativo y es programable en unaoperación de programa que tiene al menos un voltaje umbral de programación negativo;

un controlador de línea (110) para controlar selectivamente una línea (WLn) conectada a un terminal de puerta (60)de una celda de memoria con un voltaje de programación para cambiar el voltaje umbral de borrado negativo a almenos un voltaje umbral de programa negativo durante la operación del programa.

Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E11009492.

Solicitante: MOSAID TECHNOLOGIES INCORPORATED.

Nacionalidad solicitante: Canadá.

Dirección: 11 Hines Road, Suite 203 Ottawa, ON K2K 2X1 CANADA.

Inventor/es: KIM,JIN-KI.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • SECCION G — FISICA > REGISTRO DE LA INFORMACION > MEMORIAS ESTATICAS (registro de la información basado... > Disposiciones para seleccionar una dirección en... > G11C8/08 (Circuitos de control de líneas de palabras, p.ej. circuitos de excitación, de potencia, de arrastre hacía arriba (pull-up), de empuje hacía abajo (pull-down), circuitos de precarga, circuitos de igualación, para líneas de palabras)
  • SECCION G — FISICA > REGISTRO DE LA INFORMACION > MEMORIAS ESTATICAS (registro de la información basado... > Memorias de sólo lectura programables y borrables... > G11C16/34 (Determinación del estado de programación, p.ej. tensión umbral, sobreprogramación o subprogramación, retención)
  • SECCION G — FISICA > REGISTRO DE LA INFORMACION > MEMORIAS ESTATICAS (registro de la información basado... > Disposiciones para escribir una información o para... > G11C7/10 (Disposiciones de interfaz para entrada/salida [I/O] de datos, p.ej. circuitos de control de entrada/salida [I/O] de datos, memorias intermedias de entrada/salida [I/O] de datos (circuitos de conversión de nivel en general H03K 19/0175))
  • SECCION G — FISICA > REGISTRO DE LA INFORMACION > MEMORIAS ESTATICAS (registro de la información basado... > Memorias digitales caracterizadas por la utilización... > G11C11/56 (utilizando elementos de almacenamiento que tienen más de dos estados estables representados por escalones, p. ej. de tensión, de corriente, de fase, de frecuencia (disposiciones de cómputo con elementos multiestables de este tipo H03K 25/00, H03K 29/00))
  • SECCION G — FISICA > REGISTRO DE LA INFORMACION > MEMORIAS ESTATICAS (registro de la información basado... > Memorias de sólo lectura programables y borrables... > G11C16/04 (utilizando transistores de umbral variable, p. ej. FAMOS)
  • SECCION G — FISICA > REGISTRO DE LA INFORMACION > MEMORIAS ESTATICAS (registro de la información basado... > Memorias de sólo lectura programables y borrables... > G11C16/02 (programables eléctricamente)
  • SECCION G — FISICA > REGISTRO DE LA INFORMACION > MEMORIAS ESTATICAS (registro de la información basado... > Memorias de sólo lectura programables y borrables... > G11C16/12 (Circuitos de conmutación de la tensión de programación)

PDF original: ES-2448417_T3.pdf

 

google+ twitter facebook

Fragmento de la descripción:

Esquema de distribución con umbral multinivel flash

Referencia Cruzada a Solicitudes Relacionadas Esta solicitud reivindica el beneficio de la Solicitud de patente Provisional estadounidense No. 60/844, 154 5 presentada en septiembre 2006.

Campo de la Invención La presente invención se relaciona de manera general con memorias flash. Más particularmente, la presente invención se relaciona con un dispositivo de memoria flash, un método de programar la celda de memoria flash y un método para verificar el voltaje umbral.

Antecedentes de la Invención Numerosos tipos de productos electrónicos de consumo dependen de alguna forma de almacenamiento masivo para retener datos o software para la ejecución de códigos mediante un micro controlador. Tales productos electrónicos de consumo son prolíficos, e incluyen dispositivos tales como ayudantes digitales personales (PDA) , reproductores de música portátiles, reproductores multimedia portátiles (PMP) y cámaras digitales. En los PDA, el almacenamiento 15 masivo se requiere para almacenar aplicaciones y datos, mientras que en los reproductores de música y en las cámaras digitales se requieren cantidades grandes de almacenamiento masivo para retener los datos de archivo de música y/o los datos de imágenes. La solución para el almacenamiento masivo para tales dispositivos electrónicos portátiles es preferiblemente de tamaño pequeño, consumo de energía mínimo, y que tengan una alta densidad de almacenamiento. Esto limita la selección de las formas no volátiles de memoria en razón a que las memorias volátiles, tales como las memorias de acceso aleatorio estático (SRAM) y la memoria de acceso aleatorio dinámico (DRAM) , requieren una constante aplicación de energía con el fin de mantener los datos. Como es conocido en la técnica, los elementos electrónicos portátiles dependen de las baterías que tienen un suministro de energía finito. Por lo tanto, se prefieren las memorias no volátiles que retienen los datos después de que se retira la energía.

Aunque muchos productos de consumo utilizan memorias flash comerciales, la memoria flash es indirectamente utilizada por los consumidores en productos tales como teléfonos y dispositivos móviles con funciones de micro procesamiento. Más específicamente, la aplicación específica de circuitos integrados (ASIC) comúnmente encontrada en los dispositivos electrónicos de consumo puede tener una memoria flash integrada para posibilitar actualizaciones del firmware. No es necesario decir, que la memoria flash es versátil debido a su balance óptimo en tamaño, densidad de almacenamiento y velocidad, haciendo esta la solución de almacenamiento masivo no volátil

preferida para los dispositivos electrónicos de consumo.

La Figura 1 es un diagrama de bloque de un dispositivo de memoria flash típico. La memoria flash 10 incluye un circuito lógico para controlar varias funciones de los circuitos flash, registros para almacenar direcciones y datos, circuitos de alto voltaje para generar el programa requerido y voltajes de borrado, y circuitos de memoria núcleo para acceder al arreglo de la memoria flash. Las funciones de los bloques de circuito mostrados de la memoria flash 10

deben ser bien conocidas en la técnica. Las personas expertas en la técnica entenderán que la memoria flash 10 mostrada en la Figura 1 representa una posible configuración de memoria flash entre muchas posibles configuraciones.

Una operación de lectura es un acceso relativamente directo de los datos almacenados a un sitio de memoria particular del arreglo de memoria, denominado una dirección. Antes de una operación de escritura en un bloque 40 especifico de arreglo de memoria, el bloque específico se debe primero borrar con la aplicación de voltajes altos. Una operación de escritura, más precisamente denominada una operación de programa, requiere una aplicación cuidadosa de altos voltajes a un sitio de memoria seleccionado, seguido por la operación de verificación del programa para asegurar que los datos han sido adecuadamente programados. Adicionalmente, en razón a que son usados altos voltajes, el chip flash se debe diseñar para ser relativamente tolerante a una programación inadvertida 45 de sendas de memoria no seleccionadas.

La Figura 2 es un circuito esquemático que muestra una cadena de celdas NAND utilizadas en el arreglo de celda de memoria mostrado en la Figura 1. La Figura 2 es un circuito esquemático de 2 cadenas de celdas de memoria NAND. Cada cadena de celda de memoria NAND incluye 32 celdas de memoria de puerta flotante conectadas en serie 50 cada una conectada líneas WL0 a WL31, un transistor de selección de cadena 52 conectado entre una línea 50 de bit 54 y la primer celda de memoria de puerta flotante 50, y un transistor de selección de tierra 56 conectado entre la línea de fuente común (CSL) 58 y la última celda de memoria de puerta flotante 50. La puerta de cadena de transistor de selección 52 recibe las cadenas de celda de memoria de las líneas comunes compartidas de bloque,

las líneas de señal SSL de selección de cadena, y GSL de selección de tierra. La construcción y disposición de la cadena de memoria NAND mostrada es bien conocida en la técnica.

Como se mencionó previamente, las cadenas de celda de memoria NAND del arreglo de memoria son primero borradas, de acuerdo a técnicas bien conocidas en el arte. Cada bloque de las cadenas de celda de memoria NAND se puede borrar selectivamente; por lo tanto se pueden borrar uno o más bloques simultáneamente. Cuando se borra de manera exitosa, todas las celdas de memoria de puerta flotantes borradas 50 tendrán un voltaje de umbral negativo. En efecto, todas las celdas de memoria borrado 50 se dejan en un estado lógico por omisión, tal como un lógico “1” por ejemplo. Las celdas de memoria programadas 50 tendrán sus voltajes umbral cambiados a un voltaje umbral positivo, representando así el estado lógico “0” opuesto.

La Figura 3 es una vista esquemática en sección transversal de una celda de memoria flash típica. Una estructura de tales celdas es bien conocida en la técnica. En general, la puerta de control 50 se conecta a una línea de palabra, mientras que la puerta flotante 62 se aísla de otros nodos mediante un aislador de óxido 61. Los electrones (portadores de carga) se inyectan o eyectan de la puerta flotante 62 y el sustrato 68 que tiene una fuente 64 y un drenaje 66, a través de óxidos de tunelamiento delgado 63 entre la puerta flotante 62 y el sustrato 68.

La Figura 4 es una vista esquemática en sección transversal de una celda ROM de nitruro que tiene trampas de carga. Tal celda también es conocida en la técnica. En la celda ROM de nitruro, se elimina la puerta flotante y se colocan los datos en una “cámara de mantenimiento” o “trampas de carga” de la capa no conductora 72, por ejemplo, de nitruro de silicio, entre la puerta de control 70 y el sustrato 78 que tiene una fuente 74 y un drenaje 76. Recientemente, han sido utilizados nano cristales de silicio utilizados como trampas de carga.

Generalmente, una celda se programa al aplicar un voltaje alto a su puerta mientras que se mantiene su fuente y terminales de drenaje a tierra. El campo eléctrico alto hace que los electrones en el canal de la celda de memoria crucen el óxido de la puerta y se incrusten en la puerta flotante (conocido como Tunelamiento Fowier- Nordheim (F-N) ) implementando de esta manera el voltaje umbral efectivo en la celda de memoria.

Debido a la siempre presión de necesidad de reducción de tamaño así como también el deseo de incrementar la densidad de almacenamiento de datos, las celdas flash multinivel son ahora ampliamente utilizadas. Tal como su nombre lo indica,... [Seguir leyendo]

 


Reivindicaciones:

1. Un dispositivo de memoria que comprende:

Un arreglo de memoria que tiene celdas de memoria (50) dispuestas en filas y columnas caracterizadas porque:

cada celda de memoria (50) es borrable para tener un voltaje umbral de borrado negativo y es programable en una operación de programa que tiene al menos un voltaje umbral de programación negativo;

un controlador de línea (110) para controlar selectivamente una línea (WLn) conectada a un terminal de puerta (60) de una celda de memoria con un voltaje de programación para cambiar el voltaje umbral de borrado negativo a al menos un voltaje umbral de programa negativo durante la operación del programa.

2. El dispositivo de memoria de la reivindicación 1, en donde cada celda de memoria es programable para tener un voltaje umbral de programa positivo.

3. El dispositivo de memoria de la reivindicación 1, en donde cada celda de memoria almacena N bits de datos que corresponden a voltajes umbral 2N, donde N es un valor entero de al menos 2.

4. El dispositivo de memoria de la reivindicación 3, en donde la primera porción de los voltajes umbral 2N tienen voltajes umbral negativos, y una segunda porción de los voltajes umbral 2N tienen voltajes umbrales positivos, opcionalmente, en donde una de la primera porción de los voltajes umbral 2N tiene voltajes umbral negativos,

la primera porción incluye la mitad de los voltajes umbral 2N, la primera porción incluye más de la mitad de los voltajes umbral 2N, o la primera porción incluye menos de la mitad de los voltajes umbral 2N.

5. Un método para almacenar datos en una celda de memoria flash caracterizado porque:

borrar la celda de memoria flash (50) para tener un estado borrado con un voltaje de umbral negativo,

programar la celda de memoria flash (50) , para tener una cualquiera de la primera porción de estados programados distintos del estado borrado que tiene un voltaje umbral negativo y una segunda porción de estados programados que tiene un voltaje umbral positivo.

6. El método de la reivindicación 5, en donde las celdas de memoria flash almacenan uno cualquiera de los estados 2N, donde N es un valor entero de al menos 2, opcionalmente, donde la mitad de los estados 2N que tiene un voltaje umbral negativo incluye una primera porción de estados de programa y el estado de borrado,

más de la mitad de los estados 2N que tiene un voltaje umbral negativo incluyen una primera porción de estados programados y el estado borrado, menos de la mitad de los estados 2N que tiene un voltaje umbral negativo incluye una primera porción de estados programados y el estado borrado, o programar incluye controlar una línea (WLn) conectada a la celda de memoria flash (50) con un voltaje de programación para cambiar un voltaje umbral negativo que corresponde a un estado de borrado a un voltaje umbral positivo que corresponde a una cualquiera de los primeros estados programados y la segunda porción de los estados programados.

7. El dispositivo de memoria de la reivindicación 1, en donde

al menos una celda de memoria (50) de un arreglo de memoria es programable para tener una de los primeros estados de celda y un segundo estado de celda, el primer estado de celda tiene un voltaje umbral en un rango de voltaje umbral entre un voltaje negativo y un voltaje positivo.

8. El dispositivo de memoria de la reivindicación 7; en donde el segundo estado de celda tiene un segundo voltaje umbral menor que el voltaje umbral del primer estado de celda.

9. El dispositivo de memoria de la reivindicación 8, en donde el primer estado de celda corresponde a un estado de borrado o un estado programado, y el segundo estado de celda corresponde a otro estado programado,

el primer estado de celda corresponde al primer estado programado y el rango de voltaje umbral es un primer rango de voltaje umbral y el segundo estado de celda corresponde a un segundo estado programado que tiene un segundo 5 estado umbral dentro de un segundo rango de voltaje umbral inferior a aquel del primer rango de voltaje umbral, o el segundo estado de celda corresponde a un estado de borrado.

10. El dispositivo de memoria de la reivindicación 9 que comprende adicionalmente un estado de borrado que contiene un rango de voltaje umbral de borrado inferior a aquel del segundo rango de voltaje umbral, opcionalmente en donde al menos una celda de memoria es programable a un tercer estado programado que tiene un tercer rango de voltaje umbral mayor que el primer rango de voltaje umbral.

11. Un método para verificar la programación exitosa de una celda de memoria flash (50) acoplada a una línea de bit, caracterizada porque la celda de memoria flash (50) se programó de un estado de borrado que tiene un primer voltaje umbral negativo a un estado programado que tiene un segundo voltaje umbral negativo;

que controla una línea (WLn) conectada a la celda de memoria flash (50) con un voltaje de referencia negativo; y

determinar la programación fallida de la celda de memoria flash (50) si el nivel de voltaje de la línea de bit cambia en respuesta a la línea del voltaje de referencia negativo.

12. El método de la reivindicación 11, que además incluye pre cargar una línea de bit del nivel de voltaje antes de controlar la línea, en donde determinar incluye detectar un cambio en el nivel de voltaje de la línea de bit cuando la celda de memoria

flash se prende en respuesta a la línea en el voltaje de referencia negativo, en donde el estado programado corresponde a un primer estado de celda, y el voltaje de referencia negativo es mayor que un voltaje umbral negativo que corresponde a un segundo estado de celda de la celda de memoria flash.

13. El método de la reivindicación 12 en donde el segundo estado de celda corresponde a otro estado programado. 25 14. El método de la reivindicación 11, en donde el estado programado tiene un rango de voltaje umbral definido por

un límite de voltaje inferior y un límite de voltaje superior mayor que el límite de voltaje umbral, el límite de voltaje inferior que es un voltaje negativo, opcionalmente, en donde el límite de voltaje superior es otro voltaje negativo, o el límite de voltaje superior es un voltaje positivo.

Precarga línea de bits al primer nivel de voltaje

Controla línea de palabra seleccionada a voltaje deref. de dominio de borrado Controla líneas de palabra no seleccionadas a voltaje de lectura

Detecta línea de bits Lee otros estados Datos de salida Figura 15