Control automático de frecuencia o fase; Sincronización (sintonización de circuitos resonantes en general H 03 J; sincronización en los sistemas de...

Subir.

CIP: H03L7/00, Control automático de frecuencia o fase; Sincronización (sintonización de circuitos resonantes en general H 03 J; sincronización en los sistemas de comunicación digital, ver los grupos apropiados en la clase H 04) [3]

Subcategorías:

Inventos patentados en esta categoría

1.-

Método para controlar y estabilizar en tiempo, cuando cambia la temperatura, la frecuencia de una señal generada por un oscilador controlable , comprendiendo dicho método las etapas siguientes: - medir la frecuencia de dicha señal generada por dicho oscilador controlable utilizando una primera señal, cuya duración es proporcional a la longitud de una línea de retardo que comprende por lo menos unas primera y segunda porciones de línea de retardo dispuestas en serie y que tienen unas primera (L1) y segunda (L2) longitudes, respectivamente; - aplicar una corrección de frecuencia a dicha señal generada por dicho oscilador controlable si la diferencia en frecuencia entre dicha señal y el...

2.-

Un dispositivo de restauración de datos de reloj, que restaura la señal y los datos de reloj sobre la base de una señal digital introducida, que comprende: una sección de ecualizador que ajusta un nivel de la señal digital introducida y emite la señal digital ajustada; una sección de muestreador que recibe una entrada de una señal CK de reloj y una señal CKX de reloj que tienen un mismo ciclo T, así como una entrada de señal digital emitida por la sección de ecualizador, y que muestrea, mantiene y emite, en cada período enésimo T(n) del ciclo, un valor D(n) de la señal digital en un tiempo tC, indicado por la señal CK de reloj, y un valor DX(n) de la señal digital en un tiempo tX, indicado por la señal CKX de reloj (donde tC

3.-

Sistema de comunicación, que comprende: - un oscilador , para la generación de una frecuencia de reloj, - unos medios de calentamiento del oscilador , - un procesador , adaptado para controlar los medios de calentamiento de manera que los medios de calentamiento impongan una temperatura de regulación al oscilador , siendo dicha temperatura de regulación función de la temperatura ambiental, - un módulo de comunicación por radio, del cual se genera una señal de reloj de referencia basándose en la frecuencia de reloj generada por el oscilador , y - unos medios de sincronización, configurados para sincronizar la frecuencia de reloj del oscilador con una frecuencia de referencia proporcionada por lo menos por una fuente de referencia remota, a través de una red de comunicación, realizándose...

4.-

Sistema y método de filtrado mediante desplazamiento en frecuencia realimentado. El sistema comprende un primer filtro de desplazamiento en frecuencia realimentado con: - un primer dispositivo de realimentación , que comprende un filtro lineal e invariante en el tiempo y un mezclador para conformar y desplazar en frecuencia la versión realimentada de la señal de salida s(t), obteniendo a su salida una señal w(t); - un primer sumador para sumar la señal de salida w(t) del primer dispositivo de realimentación y una señal proveniente de la señal de entrada x(t); - un primer filtro lineal e invariante en el tiempo, situado antes o después del primer sumador , para conformar la señal proveniente...

5.-

Oscilador de baja frecuencia de precisión y de bajo consumo, caracterizado porque comprende en combinación al menos los elementos siguientes: • Un oscilador de baja frecuencia A de bajo consumo, adaptado para funcionar a una frecuencia FA y para emitir una señal SA, • Un oscilador de cuarzo compensado en temperatura TCXO B utilizado como referencia de frecuencia, adaptado para funcionar a una frecuencia FB, • Un circuito digital adaptado para suministrar una frecuencia Fcor estable que comprende al menos: o Una entrada (1a) para recibir una señal de alimentación, o Una entrada (1b) para recibir permanentemente una señal SA resultante del oscilador A, o Una entrada (1c) para recibir la señal SB resultante del oscilador...

6.-

Disposición para sincronizar el momento de emisión de la corriente de datos digital en los emisores de alta frecuencia individuales de una red de frecuencia común que operan según la norma ATSC y emiten en cada caso los mismos datos a la misma frecuencia, en la que se suministra la corriente de datos (TS) digital generada en una central (Z) en forma de tramas de datos consecutivos periódicos a los emisores de alta frecuencia adicionales (S1, SX) y el momento de emisión teórico se calcula en los transmisores a partir de un cronofechador de sincronización insertado en las tramas de datos en la central y a partir de una referencia temporal que se usa tanto...

7.-

Un método para establecer una medición representativa que sea indicativa de una velocidad de oscilación relativa de un reloj de referencia, durante un periodo de calibración representativo, donde el reloj de referencia genera una señal del reloj de referencia, y donde un número conocido de ciclos de una señal generada por un reloj de no-referencia abarca el periodo de calibración representativo, comprendiendo el método: definir una pluralidad de periodos de calibración que incluya un primer periodo de calibración y un segundo periodo de calibración; hacer que el primer periodo de calibración comience en un primer tiempo de inicio, donde un primer valor de compensación del tiempo es igual a la diferencia entre el primer tiempo de inicio...

8.- CIRCUITO Y TECNICA DE MODULACION PARA REDUCIR ARMONICOS PARTICULARES DEL ESPECTRO DE LA PERTURBACION EN CONVERTIDORES DE POTENCIA CONMUTADOS

. Ver ilustración. Solicitante/s: UNIVERSITAT POLITECNICA DE CATALUNYA. Inventor/es:

Circuito y técnica de modulación para reducir armónicos particulares del espectro de la perturbación en convertidores de potencia conmutados.#Circuito integrado en el sistema de conmutación de los convertidores de potencia conmutados que consigue reducir selectivamente los armónicos de la frecuencia de conmutación que provocan interferencias conducidas en las líneas de alimentación del convertidor. El funcionamiento del circuito reductor se basa en la modulación en frecuencia de la señal de conmutación.

9.- METODO Y DISPOSICION PARA SINCRONIZAR UN MODULADOR SIGMADELTA.

. Ver ilustración. Solicitante/s: KONINKLIJKE PHILIPS ELECTRONICS N.V.. Inventor/es:

Método para sincronizar un modulador ÓÄ que comprende un filtro de paso bajo con estados del integrador y un cuantificador en una disposición de retroalimentación con un flujo de bits de entrada de un sólo bit, y el método comprende la etapa de generar una señal de corrección desde dicho flujo de bits de entrada y aplicar dicha señal de corrección a al menos uno de los estados del integrador del filtro de paso bajo, caracterizado por filtrar previamente el flujo (x(n)) de bits de entrada antes de aplicar el modulador ÓÄ y generar la señal (å, s(n)) de corrección de manera adicional a partir de al menos una de entre la señal (u(n)) de entrada previamente filtrada y el flujo (y(n)) de bits de salida del modulador ÓÄ.

10.-

SE REVELA AQUI UN METODO Y APARATO PARA SINTETIZAR UNA SEÑAL DE REFERENCIA ESTABLE DE UNA FRECUENCIA DESEADA DENTRO DE UN RECEPTOR DE ESPECTRO DE PRECISION.EL RECEPTOR DE ESPECTRO DE PRECISION ESTA DISEÑADO PARA USARLO EN CONJUNCION CON UN RECEPTOR DE SISTEMA DE POSICIONAMIENTO GLOBAL (GPS), Y OPERA PARA RECIBIR INFORMACION DE CORRECCION DIFERENCIAL DE DIFUSION GPS. LA PRESENTE TECNICA DE SINTESIS DE FRECUENCIA CONTEMPLA GENERAR UNA SECUENCIA DE SEÑALES DE SINCRONIZACION DENTRO DEL RECEPTOR GPS EN LA BASE DE LAS SEÑALES DE SATELITE GPS RECIBIDAS DE ESE MODO, Y PROPORCIONAR LAS SEÑALES DE SINCRONIZACION AL RECEPTOR DE SEÑALES. DENTRO DEL RECEPTOR DE SEÑAL, LOS CICLOS DE SEÑAL DE UN OSCILADOR LOCAL QUE OCURRE ENTRE UNAS DE LAS SEÑALES DE SINCRONIZACION ESTAN CONSIDERADAS. LA FRECUENCIA DEL OSCILADOR LOCAL SE DETERMINA ENTONCES...

11.- CIRCUITO PERFECCIONADO PARA EL SEGUIMIENTO DE SEÑALES DE ESPECTRO EXTENDIDO.

. Ver ilustración. Solicitante/s: CENTRO TECNOLOGICO ROBOTIKER. Inventor/es:

ESTE CIRCUITO INCORPORA UNA BOMBA DE CARGA QUE ATACA LA ENTRADA DE CONTROL DEL VCO, ESTANDO LA CITADA BOMBA DE CARGA COMPUESTA POR DOS GENERADORES DE CORRIENTE QUE INYECTAN O EXTRAEN CORRIENTE EN UN CONDENSADOR, DE TAL MANERA QUE EL CONDENSADOR APLICA SU TENSION A LA ENTRADA DEL VCO, TRANSFORMANDO LAS VARIACIONES PRODUCIDAS EN SU CARGA EN VARIACIONES EN TENSION DEL VCO Y, POR TANTO EN LA FRECUENCIA GENERADA POR ESTE.

12.-

SISTEMA ELECTRONICO DE NAVEGACION VIA SATELITE. QUE CUENTA CON UN RECEPTOR MULTICANAL GPS (SISTEMA DE POSICION GLOBAL) QUE SINTONIZA AUTOMATICAMENTE CON TODOS LOS SATELITES QUE TIENE A LA VISTA, CALCULANDO SU POSICION Y VELOCIDADES EN LOS TRES EJES A PARTIR DE LOS DATOS PROVENIENTES DE LOS SATELITES; SIENDO DE ESPECIAL APLICACION EN MOVILES AEREOS MARINOS O TERRESTRES. EL RECEPTOR MULTICANAL GPS ESTA CONECTADO A UN PROCESADOR QUE RECOGE LOS DATOS DEL RECEPTOR MULTICANAL GPS Y QUE, ADEMAS, SU BUS DE DATOS , ESTA CONECTADO, A TRAVES DE UN DESCOMPRESOR DE DATOS A UNA MEMORIA DE MASAS (9 Y 10) DE ALMACENAMIENTO DE LOS DATOS CORRESPONDIENTES...

13.- INTERFAZ DE DATOS ASINCRONO DE ALTA VELOCIDAD.

. Solicitante/s: PLESSEY SEMICONDUCTORS LIMITED GPT LIMITED. Inventor/es:

SE DESCRIBE UN INTERFAZ DE DATOS DIGITAL PARA TRANSFERIR DATOS ASINCRONOS DE ALTA VELOCIDAD. EL DISEÑO ESTA PENSADO NOMINALMENTE PARA INTEGRARSE EN LOS MICROCIRCUITOS COMPONENTES DE SISTEMAS DE COMUNICACIONES. EL SISTEMA SE DESCRIBE RESPECTO A SU REALIZACION EN TECNOLOGIA DE CI CMOS. LAS TECNICAS IMPLICADAS, SIN EMBARGO, PUEDEN APLICARSE FACILMENTE A OTRAS TECNOLOGIAS. EL INTERFAZ UTILIZA LA CODIFICACION MANCHESTER BI-PHASE MARK DEL RELOJ Y LOS DATOS PARA PERMITIR LA EXTRACCION DE LAS SEÑALES DEL RELOJ Y LOS DATOS EN EL RECEPTOR . ADEMAS, EL USO DE ESTE CODIGO MANCHESTER PERMITE QUE LAS VIOLACIONES DE CODIGO SE UTILICEN FACILMENTE COMO MARCADORES DE CUADRO PARA LOS SISTEMAS DE SINCRONIZACION. LA ESENCIA DEL CIRCUITO DE EXTRACCION DEL RELOJ Y DE DETECCION DE DATOS ES EL USO DE ELEMENTOS DE LINEA DE RETARDO CALIBRADOS PARA SUPRIMIR LAS TRANSICIONES DE DATOS DENTRO DE LA SEÑAL DE ENTRADA CODIFICADA, PERMITIENDO ASI QUE SE DETECTE LAS TRANSICIONES DE RELOJ DESDE LAS QUE SE GENERA EL RELOJ DESPUES.

14.-

QUE UTILIZA UN OSCILADOR CONTROLADO NUMERICAMENTE AL QUE SE APLICA UNA SEÑAL DE REFERENCIA (FSIREF SC) Y UNA SEÑAL DE PROGRAMACION (PROG) DE MANERA QUE A PARTIR DE LA SEÑAL DE REFERENCIA GENERA UNA SEÑAL DE SALIDA (FSISAL SC) CUYA FRECUENCIA DEPENDE DEL VALOR DE LA SEÑAL DE PROGRAMACION. SE CARACTERIZA PORQUE CUENTA CON UNA UNIDAD DE CONTROL CUYA SALIDA SE CONECTA A LA ENTRADA DE PROGRAMACION (PROG) DEL OSCILADOR CONTROLADO NUMERICAMENTE , Y SOBRE LA QUE SE APLICAN; UNA SEÑAL EXTERIOR (FSIEXT SC) DE FORMA DIRECTA Y A TRAVES DE UN CONTADOR QUE CUENTA LOS IMPULSOS DE LA SEÑAL EXTERIOR, Y LA SEÑAL DE SALIDA DEL OSCILADOR CONTROLADO NUMERICAMENTE , A TRAVES DE UN CONTADOR...

15.-

EN SU UTILIZACION EN UN RECEPTOR DIGITAL DE TELEVISION, EL INVENTO INCLUYE UN PRIMER CIRCUITO DE BLOQUEO DE FASE QUE PRODUCE UNA SEÑAL DE MUESTREO DE RELOJ (CK) BLOQUEADA A LA LINEA HORIZONTAL QUE SINCRONIZA LOS COMPONENTES DE UNA SEÑAL DE VIDEO COMPUESTA. UN SEGUNDO CIRCUITO DIGITAL DE BLOQUEO DE FASE ESTA CRONOMETRADO POR LA SEÑAL DE MUESTREO DE RELOJ Y PRODUCE UNA SEÑAL DIGITAL BLOQUEADA A LA SEÑAL DE COLOR. ESTA SEÑAL SE EMPLEA COMO SEÑAL REGENERADA SUBPORTADORA DE COLOR PARA DESMODULAR SINCRONAMENTE LOS COMPONENTES DE CROMINANCIA DE LA SEÑAL COMPUESTA DE VIDEO EN LAS SEÑALES I Y Q DE DIFERENCIA DE COLOR. PARA COMPENSAR LAS INESTABILIDADES DE FRECUENCIA EN LA SEÑAL SUBPORTADORA REGENERADA, PROVOCADAS POR LAS INESTABILIDADES EN LA FRECUENCIA DE LA SEÑAL DE RELOJ DE BLOQUEO, UN TERCER CIRCUITO DIGITAL DE BLOQUEO...

16.- PROCEDIMIENTO Y APARATO PARA LA SINCRONIZACION DE FRECUENCIA Y DE FASE ENTRE RADIOTRANSMISIONES INTERCONECTADOS VIA CABLE Y/O RADIO.

. Solicitante/s: IMART S. R. L.

Resumen no disponible.

17.-

Un procedimiento para detectar una parte deseada de una señal de reloj para determinar una fluctuación de reloj, que comprende: recibir la señal de reloj en una cadena de retardos de un dispositivo de circuito; seleccionar un punto de muestreo dentro de la cadena de retardos ; muestrear la señal de reloj en el punto de muestreo seleccionado; determinar un valor de la señal de reloj en el punto de muestreo seleccionado en la cadena de retardos , en el que el valor de la señal de reloj representa un nivel de la señal de reloj en el punto de muestreo seleccionado; y comparar el valor de la señal de reloj en el punto de muestreo seleccionado para determinar si el valor de la señal de reloj indica la parte deseada; si el valor no indica la parte deseada de la señal de reloj , ajustar el punto de muestreo...

18.-

Un procedimiento para regular automáticamente la ganancia en un bucle de enganche en fase, PLL , en el cual el PLL comprende un detector de fase, comprendiendo el procedimiento: iniciar un cambio de frecuencia en el funcionamiento del PLL desde una primera frecuencia a una segunda frecuencia; aumentar la ganancia del detector de fase al comienzo del cambio de frecuencia; y reducir la ganancia del detector de fase; determinar una diferencia entre la primera frecuencia y la segunda frecuencia, caracterizado porque el procedimiento comprende adicionalmente: en el cual la determinación de una diferencia entre la primera frecuencia y la segunda frecuencia comprende: recibir en un circuito aditivo-sustractor la señal de la primera frecuencia y la señal de la segunda frecuencia, y proporcionar una señal digital;...

19.-

1. Dispositivo de control por radiofrecuencia, del tipo de los que comprenden un receptor codificado de radiofrecuencia asociado a un emisor codificado de radiofrecuencia, estando relacionados con una fuente de alimentación eléctrica para su funcionamiento, caracterizado porque comprende una unidad de control entre el receptor codificado y el emisor codificado , configurada por un módulo de accionamiento biestable y un módulo de accionamiento temporizado , estando conectado a esta unidad de control un pulsador para accionamiento directo, un conmutador para la selección del módulo de accionamiento activo, al menos una salida...

20.-

Un bucle de enganche de fase, PLL que comprende: un oscilador que proporciona una primera señal de frecuencia; un oscilador de referencia que proporciona una segunda señal de frecuencia; un detector de fase , comprendiendo el detector de fase: una primera entrada del detector de fase (N) acoplada para recibir la primera señal de frecuencia; y una segunda entrada del detector de fase (P) acoplada para recibir la segunda señal de frecuencia; un discriminador de frecuencia configurado para recibir la primera señal de frecuencia y la segunda señal de frecuencia y para proporcionar una primera señal (A) que es proporcional a un error de frecuencia entre la primera señal de frecuencia y la segunda señal de frecuencia; un comparador de ventana acoplado al discriminador de frecuencia ,...

21.- MICROCONTROLADOR CON CONVERSOR DIGITAL ANALOGICO SINCRONIZADO

. Ver ilustración. Solicitante/s: ATMEL NANTES SA. Inventor/es:

Un microcontrolador que comprende una unidad central , al menos un conversor digital analógico , periférico a dicha unidad central, y un registro tampón situado entre dicha unidad central y dicho conversor, recibiendo datos de dicha unidad central y una primera orden de transferencia de dichos datos, caracterizado porque comprende medios de sincronizaron de dicho conversor que comprenden un registro interpuesto entre dicho registro tampón y dicho conversor, recibiendo dicho registro interpuesto una segunda orden de transferencia de dichos datos independiente de dicha unidad central, proviniendo dicha segunda orden de un bloque de sincronización de dicho registro interpuesto.

22.- CIRCUITO ELÉCTRICO COMPARADOR DE SEÑALES PARA INDICAR EL SIGNO Y LA DIFERENCIA ENTRE DOS NÚMEROS BINARIOS

. Ver ilustración. Solicitante/s: WESTERN ELECTRIC COMPANY INCORPORATED.

Circuito eléctrico comparador de señales, para iniciar el signo y la diferencia entre dos números binarios, el cual comprende varios circuitos de comparación, cada uno de ellos correspondiente a una posición de cifras distintas en los dos números, medios para aplicar simultáneamente cifras de igual significación en ambos números a circuitos individuales entre los mencionados, y un terminal de salida, caracterizado por una disposición para producir salidas simultáneas de cada uno de los referidos circuitos de comparación, a fin de indicar la magnitud relativa de cada par de cifras comparadas, una disposición conectada a los circuitos comparadores par asignar a dichas salidas una valoración distinta, que corresponde a la significación de las cifras comparadas y una disposición conectada al terminal de salida, para combinar dichas salidas evaluadas.