10 inventos, patentes y modelos de YOON,Sei Seung

(08/01/2020) Una memoria OTP programable una vez , que comprende: una primera línea de palabra global (GWL1); un primer conjunto de líneas de bits (BL1-BLJ); una primera línea de palabra local (LWL11); un primer conjunto de celdas de memoria OTP (C11 - 1J) acopladas a la primera línea de palabra local y acopladas al primer conjunto de líneas de bits, respectivamente; y un primer controlador de línea de palabra local (LD11) configurado para generar una primera señal confirmada en la línea de palabra local en respuesta a la recepción de una segunda señal confirmada de la primera línea de palabra global y una tercera señal confirmada, en la que la tercera señal confirmada se genera en respuesta al menos a uno de un primer conjunto de señales de…

(01/03/2019) Un dispositivo de memoria de semiconductor de doble voltaje que comprende: una pluralidad de controladores de escritura (105a-c) que reciben señales de entrada de datos de bajo voltaje y, en respuesta, que escriben valores de datos de nivel de bajo voltaje en un núcleo de memoria; un cambiador de nivel configurado para cambiar un nivel de una señal de dirección de un nivel de bajo voltaje a un nivel de voltaje más alto (313a-313c); un descodificador configurado para descodificar la señal de dirección de nivel cambiado para proporcionar una señal de línea de palabras de nivel cambiado de voltaje más alto que activa las células de…

(08/10/2018) Un dispositivo de memoria que comprende: medios para precargar una primera sección de una primera línea de bits de una primera célula de bits de una primera columna hasta un primer voltaje; medios para precargar una segunda sección de la primera línea de bits de una primera célula de bits de una primera columna hasta un segundo voltaje, en el que un segundo voltaje es diferente al primer voltaje; medios para precargar una primera sección de una segunda línea de bits de una segunda célula de bits de una segunda columna hasta el primer voltaje; medios para precargar una segunda sección de la segunda línea de bits de la segunda célula de bits de la segunda columna hasta…

(13/05/2015) Un aparato que comprende: una célula bit acoplada a una primera línea de bit , a una segunda línea de bit , y a una línea de palabra que es sensible a un circuito de ataque de línea de palabra ; un amplificador de lectura acoplado a la primera línea de bit y a la segunda línea de bit ; un circuito de temporización configurado para generar una primera señal y una segunda señal ; un circuito de bucle configurado para suministrar una señal de administración de aplicación de lectura al amplificador de lectura en respuesta a la recepción de la primera señal ; y un circuito de habilitación…

(17/12/2014) Una memoria de acceso aleatorio magneto-resistente, de fuerza de torsión de transferencia de giro, en adelante denominada STT-MRAM, que comprende: una célula de bits con un empalme de túnel magnético (MTJ) y un transistor de línea de palabras, en en la que la célula de bits está acoplada con una línea de bits y una línea de origen; y un controlador de línea de palabras acoplado con una compuerta del transistor de línea de palabras, en en la que el controlador de línea de palabras está configurado para proporcionar un voltaje de línea de palabras (VWL) mayor que un voltaje de suministro por debajo…

(03/12/2014) Un dispositivo que comprende: un elemento de unión-túnel magnética (MTJ) de par de transferencia de espín (STT); y un transistor acoplado al elemento de STT-MTJ, en el que el transistor incluye una primera puerta y una segunda puerta , y define unos canales de inversión primero y segundo controlados por las puertas primera y segunda que definen diferentes rutas de lectura y escritura.

(30/09/2013) Un dispositivo de memoria que comprende: una célula de memoria que incluye un elemento de memoria resistivaacoplado a un transistor de acceso, teniendo el transistor de acceso un primerespesor de óxido para permitir la operación de la célula de memoria a una tensión operativa; yun primer amplificador configurado para acoplar la célula de memoria a una tensión dealimentación que es mayor que un límite de tensión para generar una señal de datos basada en unacorriente que atraviesa la célula de memoria, caracterizado porque el primer amplificador incluye un transistor de fijación de nivel que tiene unsegundo espesor de óxido que es mayor que el primer espesor…

(11/03/2013) Un aparato que comprende: un elemento de unión de túnel magnético (MTJ) que comprende: una primera capa ferromagnética; una segunda capa ferromagnética, y una primera capa aislante dispuesta entre las capas ferromagnéticas primera y segunda; una capa de pasivación de la MTJ que forma paredes laterales protectoras dispuestas adyacentes ala primera capa ferromagnética, a la segunda capa ferromagnética y a la primera capa aislante; una segunda capa de aislamiento dispuesta adyacente a la capa de pasivación de la MTJ yrodeando al elemento de MTJ; un dieléctrico entre niveles (ILD) que rodea al elemento de MTJ y a la segunda capa aislante ; y una capa de pasivación global…

(29/02/2012) Un procedimiento de diseño de una memoria magnetorresistiva por par de transferencia de espín de acceso aleatorio, STT-MRAM, que comprende: la obtención de una curva característica para un transistor de acceso; la determinación de una resistencia de estado0 y una resistencia de estado1 de un elemento de almacenamiento de unión de túnel magnético, MTJ, correspondientes a unos estados primero y segundo de la memoria; la determinación de una tensión de escritura tal que los puntos operativos tanto de las operaciones de escritura del primer estado como del segundo intercepten la curva característica en una región saturada; y la determinación de una tensión de lectura tal que los puntos operativos tanto de las operaciones de lectura del primer estado como del segundo intercepten la curva característica en una región…

(24/02/2012) Una memoria de acceso aleatorio magnetorresistiva de transferencia de par de espín (STT-MRAM) que comprende: una célula de bit que tiene una unión de túnel magnético (MTJ) y un transistor de línea de palabras, en la que la célula de bit está acoplada a una línea de bits y una línea fuente ; caracterizada por un controlador de la línea de palabras acoplado a una compuerta del transistor de línea de palabras, en la que el controlador de la línea de palabras está configurado para proporcionar una primera tensión para una operación de escritura y una segunda tensión durante una operación de lectura, y en la que la primera tensión es mayor que la segunda tensión