CONTROL DE POTENCIA DE TRANSISTOR DE UNA LÍNEA DE PALABRAS PARA LECTURA Y ESCRITURA EN MEMORIA DE ACCESO ALEATORIO MAGNETORRESISTIVA DE TRANSFERENCIA DE PAR DE ESPÍN.

Control de potencia de transistor de una línea de palabras para lectura y escritura en memoria de acceso aleatorio magnetorresistiva de transferencia de par de espín Campo de la revelación Las realizaciones de la invención versan acerca de la memoria de acceso aleatorio (RAM). Más en particular, las realizaciones de la invención versan acerca de la memoria de acceso aleatorio magnetorresistiva de transferencia de par de espín (STT-MRAM). Antecedentes La memoria de acceso aleatorio (RAM) es un componente omnipresente de las arquitecturas digitales modernas. La RAM puede consistir en dispositivos dedicados o puede estar integrada o incorporada dentro de dispositivos que usan la RAM, como microprocesadores, microcontroladores, circuitos integrados para aplicaciones específicas (ASIC), dispositivos de integración de sistema en un chip (SoC) y otros dispositivos similares, como será apreciado por los expertos en la técnica. La RAM puede ser volátil o no volátil. La RAM volátil pierde su información almacenada cada vez que se quita la alimentación eléctrica. La RAM no volátil puede mantener su contenido de memoria aunque se quite la alimentación eléctrica de la memoria. Aunque la RAM no volátil tiene ventajas en la capacidad de mantener su contenido sin que se aplique energía eléctrica, la RAM no volátil convencional tiene tiempos de lectura / escritura más lentos que los de la RAM volátil. La memoria magnetorresistiva de acceso aleatorio (MRAM) es una tecnología de memoria no volátil que tiene tiempos de respuesta (lectura / escritura) comparables a los de la memoria volátil. A diferencia de las tecnologías de RAM convencional que almacenan datos como cargas eléctricas o flujos de corriente, la MRAM usa elementos magnéticos. Según se ilustra en las Figuras 1A y 1B, puede formarse un elemento 100 de almacenamiento de unión de túnel magnético (MTJ) a partir de dos capas magnéticas 110 y 130, cada una de las cuales puede mantener un campo magnético, separadas por una capa aislante 120 (barrera túnel). Una de las dos capas (por ejemplo, la capa fijada 110) está configurada con una polaridad particular. La polaridad 132 de la otra capa (por ejemplo, la capa libre 130) está libre de cambiar para igualar la de un campo externo que puede ser aplicado. Un cambio en la polaridad 132 de la capa libre 130 cambiará la resistencia del elemento 100 de almacenamiento de la MTJ. Por ejemplo, cuando se alinean las polaridades, Fig. 1A, existe un estado de baja resistencia. Cuando las polaridades no están alineadas, Fig. 1B, entonces existe un estado de alta resistencia. La ilustración de la MTJ 100 ha sido simplificada y los expertos en la técnica apreciarán que cada capa ilustrada puede comprender una o más capas de materiales, tal como se conoce en la técnica. Con referencia a la Fig. 2A, se ilustra una célula 200 de memoria de una MRAM convencional para una operación de lectura. La célula 200 incluye un transistor 210, una línea 220 de bits, una línea 230 de dígitos y una línea 240 de palabras. La célula 200 puede ser leída midiendo la resistencia eléctrica de la MTJ 100. Por ejemplo, puede seleccionarse una MTJ 100 particular activando un transistor 210 asociado, que puede conmutar la corriente de una línea 220 de bits a través de la MTJ 100. Debido al efecto túnel magnetorresistivo, la resistencia eléctrica de la MTJ 100 cambia en base a la orientación de las polaridades en las dos capas magnéticas (por ejemplo, 110, 130), tal como se expone más arriba. La resistencia dentro de cualquier MTJ 100 particular puede determinarse a partir de la corriente resultante de la polaridad de la capa libre. Convencionalmente, si la capa fijada 110 y la capa libre 130 tienen la misma polaridad, la resistencia es baja y se lee un 0. Si la capa fijada 110 y la capa libre 130 tienen polaridad opuesta, la resistencia es más alta y se lee un 1. Con referencia a la Fig. 2B, la célula 200 de memoria de una MRAM convencional está ilustrada para una operación de escritura. La operación de escritura de la MRAM es una operación magnética. En consecuencia, el transistor 210 está desconectado durante la operación de escritura. La corriente se propaga a través de la línea 220 de bits y la línea 230 de dígitos para establecer campos magnéticos 250 y 260 que pueden afectar a la polaridad de la capa libre de la MTJ 100 y, en consecuencia, al estado lógico de la célula 200. En consecuencia, pueden escribirse y almacenarse datos en la MTJ 100. La MRAM tiene varias características deseables que la hacen candidata para una memoria universal, como alta velocidad, densidad elevada (es decir, tamaño pequeño de la célula de bit), bajo consumo de energía y ninguna degradación con el tiempo. Sin embargo, la MRAM tiene problemas de escalabilidad. Específicamente, a medida que las células de bits se hacen menores, los campos magnéticos usados para conmutar el estado de la memoria aumentan. En consecuencia, la densidad de la corriente y el consumo de energía aumentan para proporcionar los mayores campos magnéticos, limitando así la escalabilidad de la MRAM. A diferencia de la MRAM convencional, la memoria de acceso aleatorio magnetorresistiva de transferencia de par de espín (STT-MRAM) usa electrones que se polarizan en su espín a medida que los electrones pasan a través de una película delgada (filtro de espín). La STT-MRAM también es denominada RAM de transferencia de par de espín (STT-RAM), RAM de conmutación de la magnetización por transferencia de par de espín (Spin-RAM) y transferencia del momento del espín (SMT-RAM). Durante la operación de escritura, los electrones polarizados por espín ejercen 2   un par en la capa libre, que puede conmutar la polaridad de la capa libre. La operación de lectura es similar a la MRAM convencional, porque se usa una corriente para detectar el estado de resistencia / lógico del elemento de almacenamiento de la MTJ, tal como se ha expuesto en lo que antecede. Según se ilustra en la Fig. 3A, una célula 300 de bit de STT-MRAM incluye la MTJ305, el transistor 310, la línea 320 de bits y la línea 330 de palabras. El transistor 310 se conecta para las operaciones tanto de lectura como de escritura para permitir que la corriente fluya por la MTJ 305 para que el estado lógico pueda ser leído o escrito. Con referencia a la Fig. 3B, se ilustra un diagrama más detallado de una célula 301 de STT-MRAM, para una presentación adicional de las operaciones de lectura / escritura. Además de elementos presentados previamente, como la MTJ 305, el transistor 310, la línea 320 de bits y la línea 330 de palabras, se ilustran una línea fuente 340 un amplificador 350 de sentido, la circuitería 360 de lectura / escritura y la referencia 370 de la línea de bits. Según se expone en lo que antecede, la operación de escritura en una STT-MRAM es eléctrica. La circuitería 360 de lectura / escritura genera una tensión de escritura entre la línea 320 de bits y la línea fuente 340. Dependiendo de la polaridad de la tensión entre la línea 320 de bits y la línea fuente 340, puede cambiar la polaridad de la capa libre de la MTJ 305 y, en consecuencia, puede escribirse el estado lógico a la célula 301. Así mismo, durante una operación de lectura, se genera una corriente de lectura, que fluye entre la línea 320 de bits y la línea fuente 340 a través de la MTJ 305. Cuando se permite que la corriente fluya a través del transistor 310, puede determinarse la resistencia (estado lógico) de la MTJ 305 en base al diferencial de tensión entre la línea 320 de bits y la línea fuente 340, que se compara con una referencia 370 y luego se amplifica con el amplificador 350 de sentido. Los expertos en la técnica apreciarán que la operación y la construcción de la célula 301 de memoria son conocidas en la técnica. Se proporcionan detalles adicionales, por ejemplo, en M. Hosomi, et al., A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM, proceedings of IEDM conference (2005). La operación de escritura eléctrica de la STT-MRAM elimina el problema de escalado debido a la operación de escritura magnética en la MRAM. Además, el diseño del circuito es menos complicado para la STT-MRAM. Sin embargo, dado que se llevan a cabo operaciones tanto de lectura como de escritura haciendo pasar corriente a través de la MTJ 305, existe un potencial de que las operaciones de lectura perturben los datos almacenados en la MTJ 305. Por ejemplo, si la corriente de lectura es similar o mayor en magnitud que el umbral de corriente de escritura, hay entonces una probabilidad sustancial de que la operación de lectura pueda perturbar el estado lógico de la MTJ 305 y degradar, así, la integridad de la memoria. El documento US 2006/221676 describe un procedimiento y un sistema para proporcionar una memoria magnética. Resumen... [Seguir leyendo]

1. Una memoria de acceso aleatorio magnetorresistiva (400) de transferencia de par de espín (STT-MRAM) que comprende: una célula (401) de bit que tiene una unión (405) de túnel magnético (MTJ) y un transistor (410) de línea de palabras, en la que la célula de bit está acoplada a una línea (420) de bits y una línea fuente (440); caracterizada por un controlador (432) de la línea de palabras acoplado a una compuerta del transistor de línea de palabras, en la que el controlador de la línea de palabras está configurado para proporcionar una primera tensión para una operación de escritura y una segunda tensión durante una operación de lectura, y en la que la primera tensión es mayor que la segunda tensión. 2. La STT-MRAM (400) de la reivindicación 1 que, además, comprende: un elemento (450) de aislamiento de lectura interpuesto entre la célula (401) de bit y un amplificador (470) de sentido, en la que el elemento de aislamiento está configurado para aislar selectivamente el elemento resistivo de la línea de bits durante una operación de escritura. 3. La STT-MRAM (400) de la reivindicación 2 en la que el elemento (450) de aislamiento de lectura es, al menos, uno de un interruptor, una compuerta de transmisión o un multiplexor. 4. La STT-MRAM (400) de la reivindicación 1 que, además, comprende: un controlador (500) de escritura configurado para proporcionar una señal eléctrica a la célula (401) de bit para almacenar un estado lógico en la célula de bit; y al menos un elemento (502, 504) de aislamiento de escritura acoplado en serie con el controlador de escritura entre la línea (420) de bits y la línea fuente, en la que el elemento de aislamiento de escritura está configurado para aislar el controlador de escritura durante una operación de lectura. 5. La STT-MRAM (400) de la reivindicación 4 en la que el controlador (500) de escritura comprende: inversores primero (520) y segundo (530) acoplados en serie entre una entrada de datos y la línea (420) de bits; y un tercer inversor (510) acoplado en serie entre la entrada de datos y la línea fuente. 6. La STT-MRAM (400) de la reivindicación 1 en la que el controlador (432) de la línea de palabras, además, comprende: lógica (710) de selección configurada para seleccionar la primera tensión para operaciones de escritura y la segunda tensión para operaciones de lectura. 7. La STT-MRAM (400) de la reivindicación 6 en la que la lógica de selección comprende: un primer dispositivo (720) de conmutación acoplado a la primera tensión; y un segundo dispositivo (730) de conmutación acoplado a la segunda tensión. 8. La STT-MRAM (400) de la reivindicación 6 en la que la lógica (710) de selección comprende: un primer transistor (720) de selección acoplado a la primera tensión configurado para conectarse en respuesta a una señal de habilitación de la escritura; un segundo transistor (730) de selección acoplado a la segunda tensión configurado para conectarse en respuesta a una señal de habilitación de la lectura; y un circuito controlador (810) acoplado a los transistores de selección primero (720) y segundo (730) y configurado para dar salida de la primera tensión a la línea de palabras en respuesta a una señal de habilitación de la línea de palabras durante una operación de escritura y para dar salida de la segunda tensión a la línea de palabras en respuesta a una señal de habilitación de la línea de palabras durante una operación de lectura. 9. La STT-MRAM (400) de la reivindicación 1 en la que la primera tensión y la segunda tensión son proporcionadas desde una fuente de alimentación común. 10. La STT-MRAM (400) de la reivindicación 9 que, además, comprende: 7   un circuito de bombeo de tensión configurado para generar la primera tensión a partir de la fuente de alimentación común. 11. La STT-MRAM (400) de la reivindicación 1 en la que la primera tensión y la segunda tensión son proporcionadas cada una desde fuentes de alimentación separadas. 12. La STT-MRAM (400) de la reivindicación 1 en la que la primera tensión es aproximadamente del 40% al 100% más elevada que la segunda tensión. 13. Un procedimiento para operaciones de lectura y escritura en una memoria de acceso aleatorio magnetorresistiva de transferencia de par de espín (STT-MRAM) que comprende: proporcionar (401) una célula de bit que tiene una unión de túnel magnético (MTJ); caracterizado por aplicar una primera tensión a una compuerta de un transistor (410) de línea de palabras de una célula (401) de bit durante una operación de escritura; y aplicar una segunda tensión al transistor de línea de palabras durante una operación de lectura, en el que la primera tensión es más elevada que la segunda tensión. 14. El procedimiento de la reivindicación 13 que, además, comprende: generar la primera tensión bombeando una fuente común de tensión, en el que se usa la fuente común de tensión para la segunda tensión. 15. El procedimiento de la reivindicación 13 en el que la primera tensión y la segunda tensión son proporcionadas cada una desde fuentes de alimentación separadas. 16. El procedimiento de la reivindicación 13 que, además, comprende: aislar un amplificador (470) de sentido de la célula (401) de bit durante la operación de escritura. 17. El procedimiento de la reivindicación 16 en el que un elemento (450) de aislamiento usado para aislar el amplificador (470) de sentido es, al menos, uno de un interruptor, una compuerta de transmisión o un multiplexor. 18. El procedimiento de la reivindicación 13 en el que la célula (401) de bit comprende: una unión (405) de túnel magnético (MTJ) y en el que el transistor (410) de línea de palabras está acoplado en serie con la MTJ. 19. El procedimiento de la reivindicación 13 que, además, comprende: seleccionar la primera tensión en respuesta a una señal de habilitación de la escritura; y seleccionar la segunda tensión en respuesta a una señal de habilitación de la lectura. 20. El procedimiento de la reivindicación 19 que, además, comprende: suministrar la primera tensión a una línea de palabras en respuesta a una señal de habilitación de la línea de palabras durante una operación de escritura y la segunda tensión a la línea de palabras en respuesta a una señal de habilitación de la línea de palabras durante una operación de lectura. 8   9     11   12   13   14