Sistema y procedimiento para leer y escribir datos en un elemento de unión-túnel magnética.

Un dispositivo (100) que comprende:

un elemento (102) de unión-túnel magnética (MTJ) de par de transferencia de espín (STT);

y

un transistor (104) acoplado al elemento de STT-MTJ,

en el que el transistor incluye una primera puerta (106) y una segunda puerta (108), y define unos canales de inversión primero y segundo controlados por las puertas primera y segunda que definen diferentes rutas de lectura y escritura.

Sistema y procedimiento para leer y escribir datos en un elemento de unión-túnel magnética

I. Campo

La presente divulgación versa, en general, sobre sistemas y procedimientos para leer y escribir datos con respecto a una unión-túnel magnética (MTJ) de memorias magnéticas de acceso aleatorio.

II. Descripción de la técnica relacionada

En las memorias magnetorresistivas por par de transferencia de espín de acceso aleatorio (STT-MRAM) convencionales se usa a menudo la misma ruta de corriente para escribir datos y para leer datos. Para escribir datos en una STT-MRAM convencional, puede fluir una corriente de escritura por un elemento de unión-túnel magnética (MTJ) y en un transistor asociado de acceso. La corriente de escritura puede cambiar la orientación de los polos magnéticos del elemento de MTJ. Cuando la corriente de escritura fluye en una primera dirección, el elemento de MTJ puede ser puesto o permanecer en un primer estado, en el que sus polos magnéticos están en una orientación paralela. Cuando la corriente de escritura fluye en una segunda dirección, opuesta a la primera dirección, el elemento de MTJ puede ser puesto o permanecer en un segundo estado, en el que sus polos magnéticos están en una dirección antlparalela. Para leer datos en una STT-MRAM convencional, puede fluir una corriente de lectura por el elemento de MTJ y su transistor asociado de acceso a través de la misma ruta de corriente usada para escribir datos en el elemento de MTJ. SI los polos magnéticos del elemento de MTJ están en una orientación paralela, el elemento de MTJ presenta una resistencia que es diferente de la resistencia que presentaría el elemento de MTJ si los polos magnéticos del elemento de MTJ estuvieran en una orientación antiparalela. Así, en una STT-MRAM convencional, hay dos estados diferenciados por dos resistencias diferentes, y puede leerse un valor lógico de "" o lógico de "1" en función del estado.

En una STT-MRAM convencional según acaba de describirse, una corriente elevada de lectura puede permitir una detección más coherente de la resistencia del elemento de MTJ, lo que puede traducirse en una mejor precisión de lectura. Además, una corriente elevada de lectura puede reducir el tiempo requerido para detectar la resistencia, lo que puede traducirse en un ciclo de lectura más rápido. Sin embargo, si la corriente de lectura tiene un valor que supere el valor de una corriente crítica de perturbación del elemento de MTJ, la corriente de lectura puede hacer que el elemento de MTJ cambie (o "alterne") de estado. Mantener el valor de la corriente de lectura por debajo del valor de la corriente crítica de perturbación puede llevarse a cabo por medio de circuitos de protección y seguimiento, pero tales circuitos pueden aumentar el tamaño y reducir el rendimiento de los dispositivos de STT-MRAM.

El documento US 28/31213 A da a conocer un dispositivo que comprende un elemento de MTJ de par de transferencia de espín acoplado a un transistor que tiene una primera puerta y una segunda puerta. Se usa el transistor de doble puerta para reducir corriente de fuga y soportar una corriente adecuada de escritura sin aumentar el tamaño del transistor.

III. Sumario

En una realización particular, se da a conocer un dispositivo que incluye un elemento de unión-túnel magnética (MTJ) de par de transferencia de espín (STT) y un transistor que incluye una primera puerta y una segunda puerta que está acoplada al elemento de STT-MTJ. El transistor define unos canales de inversión primero y segundo controlados por las puertas primera y segunda que definen rutas de lectura y escritura diferentes.

En otra realización particular, se da a conocer una memoria. La memoria incluye una matriz de celdas de memoria. La matriz de celdas de memoria tiene varias columnas y filas. Cada una de las celdas de memoria incluye un elemento de MTJ acoplado a un transistor de doble puerta que tiene una primera puerta acoplada a una línea de palabra y una segunda puerta acoplada a una línea de habilitación de la escritura. Al menos una columna es controlable por medio de la línea de habilitación de la escritura durante una operación de escritura, al menos una fila es controlable por medio de la línea de palabra durante una operación de lectura, definiendo las puertas primera y segunda rutas de lectura y escritura diferentes.

En otra realización particular, se da a conocer un procedimiento para almacenar datos en una STT-MRAM. El procedimiento incluye escribir datos en un elemento de MTJ del dispositivo de STT-MRAM y leer datos del mismo. El elemento de MTJ está acoplado a un transistor que incluye una primera puerta y una segunda puerta, en el que la escritura de datos usa una ruta de escritura de datos y la lectura de datos usa una ruta de lectura de datos, siendo rutas diferentes la ruta de escritura de datos y la ruta de lectura de datos.

Una ventaja particular proporcionada por las realizaciones dadas a conocer es que pueden mejorarse los márgenes de lectura de datos en una STT-MRAM que use rutas separadas de lectura/escritura debido al uso de una corriente elevada de lectura.

Otra ventaja particular proporcionada por al menos una de las realizaciones dadas a conocer es que puede reducirse el tamaño de un dispositivo de STT-MRAM como consecuencia de la eliminación de ciertos circuitos de protección y seguimiento.

Otros aspectos, ventajas y características de la presente divulgación se harán evidentes después del repaso de toda la solicitud, incluyendo las secciones siguientes: Breve descripción de los dibujos, Descripción detallada, y las reivindicaciones.

Breve descripción de los dibujos

La FIG. 1 es un diagrama esquemático de una realización ilustrativa particular de un dispositivo con rutas separadas de lectura y escritura de datos;

la FIG. 2 es un diagrama esquemático de una realización ilustrativa particular de una matriz de memoria de dispositivos con rutas separadas de lectura y escritura de datos;

la FIG. 3 es un diagrama esquemático de una realización ilustrativa particular para ilustrar una operación de lectura de una matriz de memoria de dispositivos con rutas separadas de lectura y escritura de datos; la FIG. 4 es un diagrama esquemático de una realización ilustrativa particular para ilustrar una operación de escritura of a matriz de memoria de dispositivos con rutas separadas de lectura y escritura de datos; la FIG. 5 es un diagrama de flujo de una realización ilustrativa particular de un procedimiento de lectura de datos en una matriz de memoria de dispositivos con rutas separadas de lectura y escritura de datos; la FIG. 6 es un diagrama de flujo de una realización ilustrativa particular de un procedimiento de escritura de datos en una matriz de memoria de dispositivos con rutas separadas de lectura y escritura de datos; y la FIG. 7 es un diagrama de flujo de una realización ilustrativa particular de un procedimiento de almacenamiento de datos en una memoria magnetorresistiva por par de transferencia de espín de acceso aleatorio (STT-MRAM).

IV. Descripción detallada

Con referencia a la FIG. 1, se representa y se designa en general como 1 una realización ilustrativa particular de un dispositivo. El dispositivo 1 incluye un elemento 12 de unión-túnel magnética (MTJ), tal como una celda de unión-túnel magnética de par de transferencia de espín (STT-MTJ), acoplada a un transistor 14 que tiene una primera puerta 16 y una segunda puerta 18. El dispositivo 1 tiene una porción común de una ruta de lectura/escritura de datos que incluye el transistor 14 acoplado al elemento 12 de MTJ. El transistor 14 proporciona selectivamente rutas separadas de lectura y escritura de datos para acceder al elemento 12 de MTJ. Puede definirse una ruta de lectura de datos polarizando la primera puerta 16 con un nivel lógico alto mientras se polariza la segunda puerta 18 con un nivel lógico bajo. En tal caso, solo está en conducción la puerta primera (o "delantera") 16 del transistor 14 (modo de inversión de canales) mientras se empobrece la puerta segunda (o "trasera") 18 del transistor 14 (o sea, permitiendo únicamente un flujo de corriente insignificante). La corriente de lectura está limitada a la corriente máxima a través de la primera puerta 16 mientras la segunda puerta 18 está deshabilitada. Puede definirse una ruta de escritura de datos polarizando ambas puertas primera y segunda 16 y 18 con un nivel lógico alto para que ambas puertas estén en conducción (es decir, el modo de inversión de canales). En tal caso, el transistor 14 puede conducir totalmente, y la corriente de escritura puede ser más alta que el valor de la corriente de lectura en el mismo dispositivo 1. Dado que esta estructura permite una cierta corriente... [Seguir leyendo]

1. Un dispositivo (1) que comprende:

un elemento (12) de unión-túnel magnética (MTJ) de par de transferencia de espín (STT); y un transistor (14) acoplado al elemento de STT-MTJ,

en el que el transistor incluye una primera puerta (16) y una segunda puerta (18), y define unos canales de Inversión primero y segundo controlados por las puertas primera y segunda que definen diferentes rutas de lectura y escritura.

2. El dispositivo de la reivindicación 1, en el que el elemento de STT-MTJ está dentro de una celda de memoria

en una matriz de memoria, y en el que la primera puerta está acoplada a una línea de palabra de la matriz de

memoria y en la que la segunda puerta está acoplada a:

una línea de habilitación de la escritura de la matriz de memoria, y

puertas de múltiples celdas de memoria en una columna de la matriz de memoria.

3. El dispositivo de la reivindicación 2, en el que una primera señal aplicada a la segunda puerta habilita una

escritura de datos en el elemento de STT-MTJ, y en el que una segunda señal aplicada a la segunda puerta inhabilita una escritura de datos en el elemento de STT-MTJ.

4. El dispositivo de la reivindicación 3, en el que la primera puerta tiene un canal de inversión y en el que la ruta de lectura incluye el canal de inversión.

5. El dispositivo de la reivindicación 4, en el que la primera puerta limita una corriente máxima para que no supere un valor crítico de corriente de perturbación del elemento de STT-MTJ.

6. El dispositivo de la reivindicación 5, en el que una primera tensión umbral de la primera puerta es diferente de una segunda tensión umbral de la segunda puerta.

7. El dispositivo de la reivindicación 6, en el que el transistor es un transistor de efecto campo de tipo "aleta" de puertas independientes (IG-FinFET).

8. Una memoria (2) que comprende:

una matriz de celdas de memoria, incluyendo la matriz una pluralidad de columnas, incluyendo cada celda de memoria de la matriz de celdas de memoria un dispositivo (1) de unión-túnel magnética (MTJ) acoplado a un transistor de doble puerta, teniendo el transistor de doble puerta una primera puerta acoplada a una línea de palabra de una pluralidad de líneas de palabra y que tiene una segunda puerta acoplada a una línea de habilitación de la escritura de una pluralidad de líneas de habilitación de la escritura, definiendo el transistor unos canales de inversión primero y segundo controlados por las puertas primera y segunda, definiendo con ello diferentes rutas de lectura y escritura;

en la que al menos una columna de la pluralidad de columnas es controlable por medio de la línea de habilitación de la escritura durante una operación de escritura, y en la que la matriz de memoria incluye una pluralidad de filas, y

en la que al menos una fila de la pluralidad de filas es controlable por medio de la línea de palabra durante una operación de lectura.

9. La memoria de la reivindicación 8, en la que la matriz de memoria incluye una pluralidad de filas, y en la que una fila particular de la matriz de memoria es direccionable por medio de una línea particular de palabra.

1. Un procedimiento para almacenar datos en una memoria magnetorresistiva por par de transferencia de espín de acceso aleatorio (STT-MRAM), comprendiendo el procedimiento:

escribir datos en un elemento de unión-túnel magnética (MTJ); y leer datos del elemento de MTJ;

en el que el elemento de MTJ está acoplado a un transistor que incluye una primera puerta y una segunda puerta, y

en el que la escritura de datos en el elemento de MTJ usa una ruta de escritura de datos, en el que la lectura de datos del elemento de MTJ usa una ruta de lectura de datos, y en el que la ruta de escritura de datos y la ruta de lectura de datos son rutas diferentes.

11. El procedimiento de la reivindicación 1, en el que la primera puerta del transistor y la segunda puerta del transistor desacoplan la ruta de escritura de datos y la ruta de lectura de datos.

12. El procedimiento de la reivindicación 11, en el que la segunda puerta está polarizada para:

inhabilitar una corriente de escritura durante una operación de lectura de datos, y

habilitar una corriente de escritura durante una operación de escritura de datos.

13. El procedimiento de la reivindicación 1, en el que se lleva a cabo una operación de lectura polarizando la línea de habilitación de la escritura y la línea de palabra para habilitar una corriente de lectura y no una corriente de escritura por medio del dispositivo de MTJ.

14. El procedimiento de la reivindicación 1, en el que al menos una línea no seleccionada de palabra de la pluralidad de líneas de palabra de la matriz de memoria está ajustada a un valor negativo durante una operación de escritura.

15. El procedimiento de la reivindicación 1, en el que la primera puerta está activa y la segunda puerta está inactiva durante una operación de lectura, y

en el que tanto la primera puerta como la segunda puerta están activas durante una operación de escritura.