CIP-2021 : G11C 16/04 : utilizando transistores de umbral variable, p. ej. FAMOS.
CIP-2021 › G › G11 › G11C › G11C 16/00 › G11C 16/04[2] › utilizando transistores de umbral variable, p. ej. FAMOS.
G FISICA.
G11 REGISTRO DE LA INFORMACION.
G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597).
G11C 16/00 Memorias de sólo lectura programables y borrables (G11C 14/00 tiene prioridad).
G11C 16/04 · · utilizando transistores de umbral variable, p. ej. FAMOS.
CIP2021: Invenciones publicadas en esta sección.
Unidad Flash con forma para utilizar el espacio posterior de un dispositivo móvil.
(25/05/2016) Una unidad flash que proporciona almacenamiento digital expandido para un dispositivo electrónico portátil que permite que la unidad flash utilice un espacio detrás de un dispositivo electrónico portátil cuando la unidad flash se conecta al dispositivo electrónico portátil, la unidad flash comprende:
una memoria de unidad flash;
un primer enchufe conector que está en interfaz física con el dispositivo electrónico portátil proporcionando por lo tanto al dispositivo electrónico portátil acceso a la memoria de unidad flash;
una carcasa, la carcasa tiene sustancialmente forma de J que tiene un cuerpo principal lineal y un extremo distal en gancho, en el que el cuerpo principal contiene la memoria de unidad flash, y el primer enchufe …
Esquema de distribución con umbral multinivel flash.
(08/01/2014) Un dispositivo de memoria que comprende:
Un arreglo de memoria que tiene celdas de memoria dispuestas en filas y columnas caracterizadas porque:
cada celda de memoria es borrable para tener un voltaje umbral de borrado negativo y es programable en unaoperación de programa que tiene al menos un voltaje umbral de programación negativo;
un controlador de línea para controlar selectivamente una línea (WLn) conectada a un terminal de puerta de una celda de memoria con un voltaje de programación para cambiar el voltaje umbral de borrado negativo a almenos un voltaje umbral de programa negativo durante la operación del programa.
Método y dispositivo para mejorar la capacidad de escritura flash USB.
(02/10/2013) Un sistema de memoria que comprende:
una memoria que requiere una operación de borrado antes de una operación de escritura, estando dicha memoria dividida en bloques (B1, B2, ..., Bx), y una Tabla de Asignación de Ficheros (FAT) que está almacenada en dicha memoria ; un controlador de memoria que opera para interrogar a dicha FAT y para localizar y borrar bloques de memoria que no tienen sectores en los mismos asignados a ficheros activos, teniendo lugar dicha interrogación y borrado durante intervalos en los que no están siendo leídos o escritos ficheros en dicha memoria ,
caracterizado por que
habiendo sido designados un número fijo de dichos bloques como bloques de almacenamiento temporal (T1, T2, ..., T24) y estando preparados para recibir datos, cuando el tamaño de un fichero que va a ser almacenado en dicha memoria excede…
Esquema de distribución de umbral de Flash multi-nivel.
(29/05/2013) Un dispositivo de memoria Flash NAND que comprende:
una matriz de memoria que tiene bloques de celdas de memoria dispuestas como cadenas de celdas NANDdonde cada bloque incluye una fila de cadenas de celdas NAND,
caracterizado porque:
cada uno de los bloques de celdas de memoria es borrable mediante tunelización-FN para tener una tensiónumbral de borrado negativa y programable mediante tunelización-FN para tener una tensión umbral de programaciónnegativa o una tensión umbral de programación positiva;circuitería lógica de control de filas para seleccionar un bloque de la matriz de memoria y conducirselectivamente una línea de palabra (WLn) conectada a un terminal de puerta de…
Operaciones de mantenimiento para celdas de almacenamiento de datos de múltiples niveles.
(22/06/2012) Un artículo de fabricación que comprende instrucciones legibles por máquina que, cuando se ejecutan, hacen que se lleven a cabo operaciones, caracterizado por que las operaciones comprenden:
determinar si llevar a cabo una operación de mantenimiento donde la determinación de si llevar a cabo la operación de mantenimiento comprende determinar si un dispositivo principal tiene una fuente de alimentación que satisface una condición predeterminada;
identificar información de error asociada con una página de celdas de memoria en respuesta a determinar que debe llevarse a cabo una operación de mantenimiento;
determinar…
TECNICAS PARA REDUCIR LOS EFECTOS DE LAS UNIONES ENTRE ELEMENTOS DE ALMACENAJE DE FILAS ADYACENTES DE CELULAS DE MEMORIA.
(16/11/2006) Un método para operar una matriz de células de memoria no volátil que almacena datos como diferentes niveles de carga en elementos de almacenamiento de carga, en donde entre los grupos adyacentes de los elementos de almacenamiento de carga existe acoplamiento de campo: programar datos en un primer grupo de los elementos de almacenamiento de la carga con un primer juego de niveles de almacenamiento (VL) junto con una indicación TB=L de que se ha usado el primer juego de niveles de almacenamiento, a continuación programar datos en un segundo grupo de los elementos de almacenamiento de carga con el primer juego de niveles de almacenamiento junto con una indicación de que…
EEPROM Y PROCEDIMIENTO PARA LA ACTIVACION DE LA MISMA.
(16/10/2004). Ver ilustración. Solicitante/s: INFINEON TECHNOLOGIES AG. Inventor/es: SEDLAK, HOLGER.
EEPROM con una pluralidad de células de la memoria dispuestos en un campo de células de la memoria que pueden ser direccionadas por medio de líneas de palabra, de bit y de fuente (WL, BL, SL) para la descripción, escritura y borrado, estando divididas las células de la memoria, que pueden ser direccionadas a través de una línea de palabra (WL) individual, en una pluralidad de grupos, a cada uno de los cuales está asociada una línea de fuente (SL) común separada, caracterizada porque los grupos de células de la memoria de una hilera del campo de células de memoria tienen diferente tamaño.
EEPROM Y PROCEDIMIENTO PARA LA ACTIVACION DE LA MISMA.
(01/03/2003). Ver ilustración. Solicitante/s: SIEMENS AG. Inventor/es: SEDLAK, HOLGER.
SE DESCRIBE UNA EEPROM CON MULTITUD DE POSICIONES DE MEMORIA DISPUESTAS EN UN CAMPO DE POSICIONES DE MEMORIA, QUE SE PUEDEN OPERAR PARA ESCRITURA, LECTURA Y BORRADO MEDIANTE HILOS DE PALABRA, BIT Y FUENTE (WL, BL, SL). LA EEPROM DESCRITA SE CARACTERIZA PORQUE LAS POSICIONES DE MEMORIA OPERABLES POR UN HILO DE PALABRA INDIVIDUAL (WL) SE DIVIDE EN NUMEROSOS GRUPOS, A CADA UNO DE LOS CUALES SE ASIGNA UN HILO DE FUENTE COMUN (SL). EL PROCEDIMIENTO PARA LA ACTIVACION DE LA EEPROM SE CARACTERIZA PORQUE SE REALIZA POR GRUPOS LA ESCRITURA, LECTURA O BORRADO DE LAS POSICIONES DE MEMORIA OPERABLES POR UN HILO DE PALABRA (WL) INDIVIDUAL.
MEMORIA DE SEMICONDUCTORES CON CELULAS DE MEMORIA TRANSISTORA DUAL NO VOLATIL.
(01/11/2002). Solicitante/s: INFINEON TECHNOLOGIES AG. Inventor/es: SEDLAK, HOLGER, POCKRANDT, WOLFGANG, VIEHMANN, HANS-HEINRICH.
La invención se refiere a una memoria de semiconductores, especialmente con células de memoria transistora dual no volátil, que comprende un transistor de selección de N canales y un transistor de memoria de N canales, en la cual también se provee un circuito de disparo con un transistor de transferencia, y que es también objeto de la invención. El transistor de transferencia en el semiconductor de la invención está realizado como un transistor de transferencia de P canales, en el cual una conexión por canal de transferencia está enlazada con un circuito de líneas que conduce a la célula de memoria. Esto permite que los voltajes requeridos para la programación se consigan con poco esfuerzo tecnológico.
MEMORIA SOLO DE LECTURA PROGRAMABLE CON TIEMPO DE ACCESO MEJORADO.
(01/11/2001). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: SEDLAK, HOLGER.
MEMORIA PROGRAMABLE DE SOLO LECTURA DEL TIPO EEPROM CUYAS CELULAS DE MEMORIA ESTAN FORMADAS POR UN TRANSISTOR DE MEMORIA (ST) QUE LLEVA UN ELECTRODO PUERTA AISLADO (FG) AL QUE VA CONECTADO EN SERIE UN TRANSISTOR SELECTOR (AT). LA CONEXION DRAIN DE CADA TRANSISTOR SELECTOR (AT) VA CONECTADO A UNA LINEA BINARIA (BL), Y EL TERMINAL PUERTA DE CADA TRANSISTOR SELECTOR (AT) ESTA CONECTADO A UNA LINEA DE PALABRA (WL). EN LA CONEXION DE LA PUERTA DE CONTROL (SG) DE LOS TRANSISTORES DE MEMORIA (ST) SE PUEDE APLICAR UNA TENSION DE LECTURA (U L' ), DEPENDIENDO EL VALOR DE LA TENSION DE LECTURA (U L' ) DE LA FRECUEN CIA F CL DEL CICLO DE LECTURA (TAKT1; TAKT2).
METODO DE PROGRAMAR UN DISPOSITIVO SEMICONDUCTOR DE MEMORIA.
(16/11/2000). Solicitante/s: INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM VZW. Inventor/es: VAN HOUDT, JAN, GROESENEKEN, GUIDO, MAES, HERMAN.
SE PRESENTA UNA ESTRUCTURA DE CELDAS DE EEPROM PROGRAMABLE QUE CONSTA DE UNA ESTRUCTURA DE PUERTAS DIVIDIDAS EN SERIE CON UN CONDENSADOR DE ACOPLAMIENTO ENTRE LA PUERTA FLOTANTE Y UNA PUERTA DE PROGRAMA ADICIONAL PARA SUMINISTRAR UNA EFICIENCIA DE INYECCION MEJORADA. LA INYECCION DE ELECTRONES SE CONTROLA MEDIANTE UNA PUERTA DE CONTROL EN EL LADO DE LA FUENTE. EL AREA DEL CONDENSADOR DE ACOPLAMIENTO SE SELECCIONA CON UN FACTOR DE ACOPLAMIENTO SUBSTANCIAL PARA APLICAR UNA ALTA TENSION A LA PUERTA FLOTANTE DURANTE LA PROGRAMACION DE MANERA QUE SE PRODUZCA UNA INYECCION DE ELECTRONES CALIENTES EN EL PUNTO DE DIVISION EN LA REGION DEL CANAL ENTRE LA PUERTA DE CONTROL Y LA PUERTA FLOTANTE . DE ESTA FORMA PUEDE CONSEGUIRSE UNA PROGRAMACION EN SUBMICROSEGUNDOS A UNA TENSION DE DRENAJE NO MAYOR DE 5 V.
MEMORIA SOLO DE LECTURA Y PROCEDIMIENTO PARA LA ACTIVACION DE LA MISMA.
(01/06/2000). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: SEDLAK, HOLGER.
LA INVENCION DESCRIBE UNA MEMORIA DE DATOS FIJOS CON MULTIPLES CELDAS DE ALMACENAMIENTO, CUYO CONTENIDO SE PUEDE LEER ENVIANDO LOS COMANDOS OPORTUNOS POR LINEAS DE PALABRAS, DE BITS Y DE FUENTE (WL, BL, SL). DICHA MEMORIA SE CARACTERIZA POR QUE LAS CELDAS DE ALMACENAMIENTO, QUE SE CONTROLAN CON UNA UNICA LINEA DE PALABRAS (WL), ESTAN DIVIDIDAS EN MULTIPLES GRUPOS, A CADA UNO DE LOS CUALES LE CORRESPONDE UNA LINEA DE FUENTE COMUN (SL). DE ACUERDO CON EL PROCEDIMIENTO QUE PROPONE LA INVENCION, LAS CELULAS DE ALMACENAMIENTO SE LEEN POR GRUPOS.
CELDA DE MEMORIA NO VOLATIL BORRABLE Y PROGRAMABLE ELECTRICAMENTE.
(16/09/1999). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: TEMPEL, GEORG, WINNERL, JOSEF.
CELDA DE MEMORIA NO VOLATIL QUE PUEDE BORRARSE Y PROGRAMARSE ELECTRICAMENTE, QUE ESTA FORMADA SOLO POR UN TRANSISTOR MOS FORMADO POR UN PASO FUENTE-CANAL-DRENAJE , EN LA QUE EN UN SUSTRATO SEMICONDUCTOR DE UN PRIMER TIPO DE CONDUCTIBILIDAD SE HAN CONFORMADO UNA ZONA DE DRENAJE Y UNA ZONA DE FUENTE DE UN SEGUNDO TIPO DE CONDUCTIBILIDAD CON POLARIDAD OPUESTA, CON UN ELECTRODO DE PUERTA QUE SE ENCUENTRA A UN POTENCIAL FLOTANTE Y QUE SE HA AISLADO ELECTRICAMENTE DE LA ZONA DE DRENAJE MEDIANTE UN OXIDO DE TUNEL Y DE UNA ZONA DE CANAL , QUE SE ENCUENTRA ENTRE LA ZONA DE DRENAJE Y LA DE FUENTE , MEDIANTE UN OXIDO DE PUERTA , EXTENDIENDOSE EN LA DIRECCION FUENTE-CANAL-DRENAJE AL MENOS POR UNA PARTE DE LA ZONA DE CANAL Y UNA PARTE DE LA ZONA DE DRENAJE Y ESTANDO AISLADO ELECTRICAMENTE DEL ELECTRODO DE PUERTA MEDIANTE UN OXIDO DE ACOPLAMIENTO.
ESTRUCTURA DE TRANSISTOR PARA UTILIZAR EN DISPOSITIVOS SEMICONDUCTORES DE MEMORIA BORRABLES Y PROGRAMABLES.
(16/02/1997). Solicitante/s: INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM VZW. Inventor/es: VAN HOUDT, JAN, GROESENEKEN, GUIDO, MAES, HERMAN.
UNA ESTRUCTURA DE TRANSISTOR INCLUYENDO UN SUSTRATO SEMICONDUCTOR INCLUYENDO UNA REGION FUENTE, UN CANAL Y UNA REGION DE DRENAJE. UNA PUERTA MOVIL DE POLISILICONA SE EXTIENDE SOBRE UNA PORCION DEL CANAL CON UNA FINA CAPA DE OXIDO ENTRE LO MISMO, DICHA ABERTURA TENIENDO UNA EXTENSION , LA CUAL ESTA AISLADA DEL SUSTRATO SEMICONDUCTOR . UNA PUERTA DE CONTROL SE EXTIENDE SOBRE UNA PORCION DE LA PUERTA MOVIL DESDE POR ENCIMA DE LA REGION FUENTE HASTA POR ENCIMA DE LA REGION DE DRENAJE A TRAVES DE UNA CAPA DIELECTRICA DE OXIDO. UNA PUERTA DE PROGRAMA SE EXTIENDE POR ENCIMA DE DICHA EXTENSION DE PUERTA MOVIL A TRAVES DE UNA CAPA DIELECTRICA DE OXIDO, COMO PARA FORMAR UN CAPACITADOR CON DICHA EXTENSION DE PUERTA MOVIL, DICHA PUERTA DE PROGRAMA Y LA PUERTA DE CONTROL TENIENDO BORDES LATERALES ENFRENTADOS UNOS A OTROS DE FORMA ESPACIADA.
