TECNICAS PARA REDUCIR LOS EFECTOS DE LAS UNIONES ENTRE ELEMENTOS DE ALMACENAJE DE FILAS ADYACENTES DE CELULAS DE MEMORIA.
Un método para operar una matriz de células de memoria no volátil que almacena datos como diferentes niveles de carga en elementos de almacenamiento de carga,
en donde entre los grupos adyacentes de los elementos de almacenamiento de carga existe acoplamiento de campo: programar datos en un primer grupo (35) de los elementos de almacenamiento de la carga con un primer juego de niveles de almacenamiento (VL) junto con una indicación TB=L de que se ha usado el primer juego de niveles de almacenamiento, a continuación programar datos en un segundo grupo (39) de los elementos de almacenamiento de carga con el primer juego de niveles de almacenamiento junto con una indicación de que se ha usado el primer juego de niveles de almacenamiento, y a continuación aumentar los niveles de carga del primero (35) de los grupos de elementos de almacenamiento de carga desde el primer juego de niveles de almacenamiento hasta un segundo juego de niveles de almacenamiento y almacenar una indicación (TB=H) de que se ha usado el segundo juego de niveles de almacenamiento.
Tipo: Resumen de patente/invención.
Solicitante: FLARION TECHNOLOGIES, INC.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: BEDMINSTER ONE, 135 ROUTE 202/206 SOUTH,BEDMINSTER, NJ 07921.
Inventor/es: LAROIA, RAJIV, LI, JUNYI, UPPALA, SATHYADEV, VENKATA.
Fecha de Publicación: .
Fecha Solicitud PCT: 29 de Enero de 2003.
Clasificación Internacional de Patentes:
- G11C11/56 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad). › utilizando elementos de almacenamiento que tienen más de dos estados estables representados por escalones, p. ej. de tensión, de corriente, de fase, de frecuencia.
- G11C16/04 G11C […] › G11C 16/00 Memorias de sólo lectura programables y borrables (G11C 14/00 tiene prioridad). › utilizando transistores de umbral variable, p. ej. FAMOS.
- G11C16/34 G11C 16/00 […] › Determinación del estado de programación, p. ej. tensión umbral, sobreprogramación o subprogramación, retención.
Países PCT: Austria, Bélgica, Suiza, Alemania, Dinamarca, España, Francia, Reino Unido, Grecia, Italia, Liechtensein, Luxemburgo, Países Bajos, Suecia, Mónaco, Portugal, Irlanda, Eslovenia, Finlandia, Rumania, Chipre, Oficina Europea de Patentes, Armenia, Azerbayán, Bielorusia, Ghana, Gambia, Kenya, Kirguistán, Kazajstán, Lesotho, República del Moldova, Malawi, Mozambique, Federación de Rusia, Sudán, Sierra Leona, Tayikistán, Turkmenistán, República Unida de Tanzania, Uganda, Zimbabwe, Burkina Faso, Benin, República Centroafricana, Congo, Costa de Marfil, Camerún, Gabón, Guinea, Malí, Mauritania, Niger, Senegal, Chad, Togo, Zambia, Organización Regional Africana de la Propiedad Industrial, Swazilandia, Guinea-Bissau, Guinea Ecuatorial, Organización Africana de la Propiedad Intelectual, Organización Eurasiática de Patentes.
Patentes similares o relacionadas:
Dispositivo de memoria de semiconductor no volátil, del 28 de Agosto de 2019, de Winbond Electronics Corp: Un dispositivo de almacenamiento de semiconductor no volátil , que comprende: una matriz de memoria ; una pluralidad de circuitos de retención de […]
Esquema de distribución con umbral multinivel flash, del 8 de Enero de 2014, de MOSAID TECHNOLOGIES INCORPORATED: Un dispositivo de memoria que comprende: Un arreglo de memoria que tiene celdas de memoria dispuestas en filas y columnas caracterizadas porque: cada celda de memoria […]
Operaciones de mantenimiento para celdas de almacenamiento de datos de múltiples niveles, del 22 de Junio de 2012, de APPLE INC.: Un artículo de fabricación que comprende instrucciones legibles por máquina que, cuando se ejecutan, hacen que se lleven a cabo operaciones, caracterizado […]
SISTEMA Y PROCEDIMIENTO PARA EL FUNCIONAMIENTO SEGURO A ALTA TEMPERATURA DE UNA MEMORIA FLASH., del 1 de Marzo de 2007, de TRW AUTOMOTIVE ELECTRONICS & COMPONENTS GMBH: Sistema para el funcionamiento seguro a alta temperatura de una memoria flash , con un sensor de temperatura que mide la temperatura que caracteriza […]
METODO PARA REDUCIR LOS EFECTOS DEL RUIDO EN LAS MEMORIAS NO VOLATILES POR LECTURA MULTIPLE., del 1 de Diciembre de 2006, de SANDISK CORPORATION: Un método para escribir un valor de datos objetivo en una memoria no volátil, que comprende alterar el estado de un elemento de almacenamiento […]
PROCEDIMIENTO DE REPETICIÓN PARA TARJETAS INTELIGENTES, del 28 de Diciembre de 2011, de NXP B.V.: Dispositivo de recuperación, para recuperar datos de almacenamiento válidos (SD) en la memoria que presenta: - medios de almacenamiento para almacenar datos […]
Procedimiento para el borrado de una memoria de semiconductor no volátil con radiación ionizante, del 19 de Marzo de 2019, de FRAUNHOFER-GESELLSCHAFT ZUR FORDERUNG DER ANGEWANDTEN FORSCHUNG E.V.: Procedimiento para el borrado de informacion que esta guardada en una unidad de semiconductor electronica en una pluralidad de elementos de memoria no volatil […]
Dispositivo magnético multicapas, procedimiento para su realización, sensor de campo magnético, memoria magnética y puerta lógica que implementa un dispositivo de este tipo, del 25 de Abril de 2018, de COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES: Dispositivo magnético multicapas, que incluye, sobre un substrato, una alternancia de capas metálicas magnéticas M y de óxidos, de hidruros o de nitruros O, […]