CIP-2021 : G11C 8/00 : Disposiciones para seleccionar una dirección en una memoria digital (circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193).
CIP-2021 › G › G11 › G11C › G11C 8/00[m] › Disposiciones para seleccionar una dirección en una memoria digital (circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193).
G11C 8/02 · utilizando una matriz de selección.
G11C 8/04 · que utilizan un dispositivo de direccionamiento secuencial, p. ej. registro de desplazamiento, contador.
G11C 8/06 · Disposiciones de interfaz de direcciones, p. ej. memorias intermedias de direcciones.
G11C 8/08 · Circuitos de control de líneas de palabras, p. ej. circuitos de excitación, de potencia, de arrastre hacía arriba (pull-up), de empuje hacía abajo (pull-down), circuitos de precarga, circuitos de igualación, para líneas de palabras.
G11C 8/10 · Descodificadores.
G11C 8/12 · Circuitos de selección de grupo, p. ej. para la selección de un bloque de memoria, la selección de un circuito integrado, la selección de una red de celdas.
G11C 8/14 · Organización de líneas de palabras; Disposición de líneas de palabras.
G11C 8/16 · Red de memoria de acceso múltiple, p. ej. direccionamiento de un elemento de almacenamiento mediante al menos dos grupos de líneas de direccionamiento independientes.
G11C 8/18 · Circuitos de sincronización o de reloj; Generación o gestión de señales de control de dirección, p. ej. para las señales de selección de dirección de línea [RAS] o de selección de dirección de columna [CAS].
G11C 8/20 · Circuitos de seguridad o de protección de dirección, es decir, disposiciones para impedir un acceso no autorizado o accidental.
CIP2021: Invenciones publicadas en esta sección.
DIRECCIONAMIENTO DE UNA MATRIZ DE MEMORIA.
(01/06/2005) Método para el control de una pantalla o dispositivo de memoria direccionable por matriz pasiva, de células que comprenden un material polarizable eléctricamente que muestra histéresis, en particular un material ferroeléctrico, en el que el estado de polarización de células individuales, seleccionables separadamente, se puede cambiar al estado deseado por aplicación de potenciales eléctricos o voltajes eléctricos a líneas de palabras y de bits que forman una matriz de direccionado, y en el que el método comprende el establecimiento de un protocolo pulsante de voltaje con n niveles de voltaje o potencial, n>_3, de manera…
DISPOSITIVO DE MEMORIA CON MEZCLADO NO PREDICTIBLE DE DIRECCIONES.
(16/06/2003). Solicitante/s: GIESECKE & DEVRIENT GMBH. Inventor/es: BALDISCHWEILER, MICHAEL, ECKARDT, STEFAN.
Dispositivo de memoria, con una memoria dotada de una serie de celdas de almacenamiento y un dispositivo de selección que selecciona una celda de almacenamiento debido a una dirección lógica suministrada con intermedio de un bus de direcciones , accediendo entonces físicamente a dicha celda, comprendiendo el dispositivo de selección un dispositivo de mezcla al azar que, cuando se ha originado la operación de mezcla asigna una celda de almacenamiento a una dirección lógica transmitida al dispositivo de selección , teniéndose a continuación acceso físicamente a la celda de almacenamiento designada , caracterizado porque el dispositivo de mezcla al azar lleva a cabo la designación de la dirección lógica a una celda de almacenamiento de forma no predictible.
SISTEMA ELECTRICO Y/O ELECTRONICO INTEGRADO A MEDIOS DE AISLAMIENTO DE UN MODULO FUNCIONAL, DISPOSITIVO Y PROCEDIMIENTO DE AISLAMIENTO Y USO CORRESPONDIENTES.
(01/02/2003) Sistema eléctrico y/o electrónico integrado, que incluye al menos un módulo funcional conectado a una tensión de alimentación (Val) y unido mediante una clavija (111a) al exterior por un acceso eléctrico y medios de aislamiento eléctrico de dicho módulo funcional, con un fusible cuyo primer polo (121a) está conectado a una clavija (111a) de dicho módulo funcional y el segundo polo (121b) corresponde a dicho acceso eléctrico exterior y un dipolo con semiconductor iniciable bajo el efecto de una tensión de cebado, cuyo primer polo (122a) es accesible al exterior de dicho sistema caracterizado…
DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES.
(16/10/2000). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: POCKRANDT, WOLFGANG, WINNERL, JOSEF, ZETTLER, THOMAS, GEORGAKOS, GEORG.
LA INVENCION SE REFIERE A UN DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES, CON VARIAS CELULAS DE MEMORIA , SITUADAS EN LOS PUNTOS DE CRUCE DE LINEAS DE BITS Y LINEAS DE PALABRAS DE UN SUSTRATO SEMICONDUCTOR, CONTROLABLES PARA LA PROGRAMACION CON CONTENIDOS DE DATOS VIA CIRCUITO DE CONTROL DE LINEAS DE PALABRAS Y CIRCUITO DE CONTROL DE LINEAS DE BITS . LAS CELULAS DE MEMORIA DE UNA LINEA DE PALABRAS TIENEN ASIGNADAS CELULAS DE MEMORIA DE ACTIVACION , SITUADAS A LO LARGO DE UNA LINEAS DE BITS DE ACTIVACION Y CONTROLABLES VIA UN CIRCUITO DE CONTROL DE LINEAS DE BITS DE ACTIVACION , SEPARADO Y CONTROLABLE DE FORMA INDEPENDIENTE DEL CIRCUITO DE CONTROL DE LINEAS DE BITS . LAS CELULAS DE MEMORIA DE ACTIVACION PUEDEN ESTIMULARSE MEDAINTE UN VALOR DE ACTIVACION PARA ACTIVAR LAS CELULAS DE MEMORIA DE UNA LINEA DE PALABRAS DEFINIDA.
DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES.
(01/09/2000) LA INVENCION SE REFIERE A UN DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES, COMPUESTO DE VARIAS CELULAS DE MEMORIA (SZ), SITUADAS EN UN SUSTRATO SEMICONDUCTOR , PARA EL ALMACENAMIENTO PROGRAMABLE DE CONTENIDOS DE DATOS. EL DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES PUEDE UTILIZARSE EN POR LO MENOS DOS ESTADOS OPERATIVOS, DE LOS QUE EL PRIMERO ESTA ASIGNADO AL BORRADO DEL CONTENIDO DE DATOS DE UNA CELULA DE MEMORIA (SZ) Y EL SEGUNDO A LA CONSERVACION DEL CONTENIDO DE DATOS DE UNA CELULA DE MEMORIA (SZ). EL DISPOSITIVO REFERIDO CONTIENE ASIMISMO UN CIRCUITO SELECTOR PARA SELECCIONAR UN GRUPO VINCULADO DE CELULAS DE MEMORIA (SZ), POR LO MENOS UN CIRCUITO DE CONTROL CON UNA LINEA DE CONTROL…
CHIP CON CIRCUITO INTEGRADO, DE SEGURIDAD, CON PANTALLA CONDUCTORA.
(01/10/1999) UN MICROPROCESADOR DE CIRCUITO INTEGRADO QUE CONTIENE UNA ZONA DE SEGURIDAD EN LA QUE SE PROCESAN Y ALMACENAN DATOS DE SEGURIDAD, INCLUYE UNA CAPA SEMICONDUCTORA (SC) QUE CONTIENE DIFUSIONES (S, D) QUE DEFINEN LOS ELEMENTOS COMPONENTES DEL CIRCUITO; UNA PRIMERA CAPA CONDUCTORA (CN1) ACOPLADA A LA CAPA SEMICONDUCTORA PARA INTERCONECTAR LOS COMPONENTES Y DEFINIR CON ELLO LOS ELEMENTOS DE CIRCUITO (14, 16, 17, 18, 20, M1, M2, MN) PARA DISTRIBUIR, ALMACENAR, PROCESAR Y AFECTAR AL PROCESAMIENTO DE LOS DATOS DE SEGURIDAD; Y UNA SEGUNDA CAPA CONDUCTORA (CN2) QUE SE SUPERPONE A LOS ELEMENTOS DE CIRCUITO PARA DEFINIR CON ELLO UNA ZONA DE SEGURIDAD EN LA QUE LOS DATOS DE SEGURIDAD ESTAN PROTEGIDOS DE UNA POSIBLE INSPECCION, Y ESTA ACOPLADA A LOS ELEMENTOS DE CIRCUITO PARA CONDUCIR A LOS…
PROCEDIMIENTO PARA LA PROGRAMACION SELECTIVA DE UNA MEMORIA NO VOLATIL.
(16/09/1999). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: TEMPEL, GEORG.
PARA LA APLICACION SELECTIVA DE UNA TENSION NEGATIVA DE PROGRAMACION A UNA LINEA DE PALABRAS (WLI) DE UNA MEMORIA NO VOLATIL SE APLICA EN PRIMER LUGAR LA TENSION NEGATIVA DE PROGRAMACION A TODAS LAS LINEAS DE PALABRAS (WLI, WLJ). DESPUES SE APLICA UNA TENSION POSITIVA A TODAS LAS LINEAS DE PALABRAS SELECCIONADAS (WLJ), PARA COMPENSAR LAS CARGAS NEGATIVAS.
PREVENCION DEL RECONOCIMIENTO DE DATOS SECRETOS ALMACENADOS EN CHIPS DE CIRCUITOS INTEGRADOS ENCAPSULADOS.
(01/08/1996) UN CHIP DE CIRCUITO INTEGRADO INCLUYE UN ELEMENTO DE MEMORIA QUE ALMACENA DATOS SECRETOS, UNA CAPA DE MATERIAL OPACO QUE ENCAPSULA EL CHIP Y MEDIOS PARA ELIMINAR LOS DATOS SECRETOS DE LA MEMORIA EN EL CASO DE QUE EL MATERIAL DE ENCAPSULACION SE SEPARE DEL CHIP. LOS MEDIOS DE ELIMINACION COMPRENDEN UN CIRCUITO PROTECTOR ENCAPSULADO POR EL MATERIAL DE ENCAPSULACION Y ACOPLADO AL ELEMENTO DE MEMORIA. EL CIRCUITO PROTECTOR INCLUYE UN ELEMENTO SENSIBLE QUE PRESENTA UNA CARACTERISTICA DE CORRIENTE QUE PRODUCE UN CAMBIO DETECTABLE DESPUES DE SU EXPOSICION A LA LUZ; MEDIOS (16, 16A, 16B, 16C) PARA DETECTAR DICHO CAMBIO DE CORRIENTE CUANDO EL ELEMENTO…
RAM (MEMORIA DE ACCESO ALEATORIO) DE PUERTO DOBLE.
(16/12/1995). Solicitante/s: ADVANCED MICRO DEVICES INC.. Inventor/es: ALBACHTEN III, RUDOLPH JOSEPH, O\'DELL, ROBERT WILLIAM.
UN DISPOSITIVO DE MEMORIA DE ACCESO ALEATORIO DE PUERTO DOBLE, QUE TIENE UNA POSICION DE MEMORIA LA CUAL TIENE INTERFACES PARA PERMITIR POR LO MENOS QUE DOS DISPOSITIVOS TENGAN ACCESO A UNA POSICION DADA DE LA MEMORIA. LA POSICION DE LA MEMORIA SE SUBDIVIDE EN, POR LO MENOS, DOS PORCIONES. UNA DE ELLAS ES UNA FUENTE U ORIGEN Y LA OTRA UN DESTINO. SE DISPONE DE UN MECANISMO DE ACTUALIZACION DE SOMBRAS, Y ESTA CONECTADO A CADA UNA DE LAS PORCIONES DE POSICION DE MEMORIA PARA PERMITIR QUE LOS DATOS ALMACENADOS EN UNA DE LAS PORCIONES SE COPIE EN LA OTRA PORCION.
REDUCCION DEL CONSUMO DE ALIMENTACION EN DISPOSITIVOS DE MEMORIA DE CHIP.
(01/10/1995). Solicitante/s: ADVANCED MICRO DEVICES INC.. Inventor/es: CHOW, DAVID G.L., LIU, JACK M.S.
UN DISPOSITIVO DE MEMORIA DE SEMICONDUCTOR EN CHIP EN EL QUE SE DISMINUYE DE MANERA SIGNIFICATIVA EL CONSUMO DE ALIMENTACION LIMITANDO LA CARGA PREVIA DE LAS LINEAS DE BIT PARA UNICAMENTE ESOS CICLOS DE RELOJ PARA LOS CUALES HAY UN CAMBIO EN LA DIRECCION DE LINEA DE PALABRAS.
PREVENCION DE ALTERACION DE DATOS ALMACENADOS EN LA MEMORIA DE SEGURIDAD DE UN MICROPROCESADOR DE CIRCUITO INTEGRADO.
(01/03/1995) UN MICROPROCESADOR DE CIRCUITO INTEGRADO EN EL QUE PUEDE IMPEDIRSE LA ALTERACION DE LOS DATOS DE SEGURIDAD ALMACENADOS EN UNA POSICION PREDETERMINADA DE UNA MEMORIA (M) DEL MICROPROCESADOR. EN UNA REALIZACION (FIGURA 1), EL MICROPROCESADOR INCLUYE UNA MEMORIA (M) CON UNA MULTITUD DE POSICIONES DE MEMORIA Y UNA POSICION PREDETERMINADA PARA ALMACENAR LOS DATOS DE SEGURIDAD NO MODIFICABLES; UN CIRCUITO LOGICO DE CONTROL DE MEMORIA ACOPLADO A LA MEMORIA POR UN BUS DE DIRECCION PARA LOGRAR QUE LOS DATOS SE ALMACENEN EN LAS POSICIONES DE LA MEMORIA INDICADAS POR LAS SEÑALES DE DIRECCION PROVISTAS EN EL BUS DE DIRECCION; UN ELEMENTO DE FUSIBLE QUE TIENE UN ESTADO INICIAL Y UN ESTADO ALTERADO IRREVERSIBLE; MEDIOS ACOPLADOS AL ELEMENTO DE FUSIBLE PARA ALTERAR DE MODO IRREVERSIBLE EL ESTADO DEL ELEMENTO DE FUSIBLE COMO RESPUESTA A UNA SEÑAL DE CONTROL…
(01/11/1993). Solicitante/s: DEUTSCHE THOMSON-BRANDT GMBH. Inventor/es: RUFRAY, JEAN-CLAUDE.
2.1.- EN LA REPRODUCCION DE SEÑALES DE TELEVISION ES DESEABLE ELABORAR LA CORRIENTE DE DATOS, QUE SE TRANSMITEN,ANTES DE LA REPRESENTACION, PARA POR EJEMPLO, ELIMINAR ALTERACIONES, PRESENTAR INFORMACIONES ADICIONALES O TRANSFORMAR LA IMAGEN, QUE SE PRODUCE EN OTRO MODULO. 2.2.- LA DISPOSICION ACUMULADORA CONSTA DE UN ACUMULADOR CON LINEAS - Z Y GRIETAS - S, CON UN CONTADOR DE DIRECCION PARA LAS LINEAS ASI COMO CONTADOR DE DIRECCION PARA LAS GRIETAS Y UN PRIMER REGISTRADOR CORREDIZO CON UNA ENTRADA EN SERIE, UNA SALIDA EN SERIE Y ENTRADA Y SALIDA PARALELAS. ADEMAS HAY PREVISTO UN SEGUNDO REGISTRADOR CORREDIZO CON ENTRADAS PARALELAS Y CON UNA SALIDA EN SERIE. EL ACUMULADOR ESTA UNIDO CON UN TERCER CONTADOR DE DIRECCIONES PARA LAS LINEAS. 2.3.- LA DISPOSICION ACUMULADORA SE APLICA EN UN RECEPTOR DE TELEVISIONES CON ELABORACION DIGITAL DE LA IMAGEN.
UNA ESTRUCTURA DE MEMORIA DE ENCAUZAMIENTO PARA UN COMPUTADOR DE ALTA VELOCIDAD, UNIDAD DE ACOPLAMIENTO A MEMORIA PARA LA MISMA Y METODO CORRESPONDIENTE PARA GRABAR Y LEER IONFORMACION DE DATOS.
(01/06/1989). Ver ilustración. Solicitante/s: HUGHES AIRCRAFT COMPANY. Inventor/es: PANEC, PETER, REAL, WILLIAM P., FISKE, O.JAMES.
SE DESCRIBE UNA ESTRUCTURA DE MEMORIA DE ENCAUZAMIENTO CON UNA PLURALIDAD DE UNIDADES DE MEMORIA ACCESIBLES ALEATORIAMENTE Y UNA DISPOSICION JERARQUICA DE REGISTROS DE ACOPLAMIENTO A MEMORIA DE ENTRADA DE DATOS, SALIDA DE DATOS Y DIRECCIONES. LOS REGISTROS DE ENTRADA DE DATOS Y DIRECCIONES A LAS UNIDADES DE MEMORIA DESDE UNA PUERTA DE ENTRADA DE DATOS Y UNA PUERTA DE DIRECCIONES DEL PROCESADOR DE UN COMPUTADOR, MIENTRAS QUE LOS REGISTROS DE SALIDA DE DATOS SE UTILIZAN PARA RECOGER INFORMACION DE DATOS DE LAS UNIDADES DE MEMORIA Y PARA DIRIGIR ESTA INFORMACION DE DATOS HACIA UNA PUERTA DE SALIDA DE DATOS DEL PROCESADOR. LOS REGISTROS DE ENTRADA DE DATOS, DE SALIDA DE DATOS Y DE DIRECCIONES COMPRENDEN, CADA UNO, UNA PLURALIDAD DE UNIDADES DE ACOPLAMIENTO A MEMORIA QUE ESTAN INTERCONECTADAS PARA FORMAR ESTRUCTURAS ARBORESCENTES INDEPENDIENTES QUE TIENEN UNA PLURALIDAD DE NIVELES.
UN APARATO PARA MANTENER LA APLICACION DE SEÑALES DE DIRECCION A UN CONJUNTO ORDENADO DE MEMORIAS PARA USO EN UN SUBSISTEMA DE MEMORIA EN UN SISTEMA DE PROCESO DE DATOS.
(01/10/1988) EN ASOCIACION CON CONJUNTOS ORDENADOS DE MEMORIA DE UN SUBSISTEMA DE MEMORIA DE UN SISTEMA DE PROCESO DE DATOS SE DESCRIBE UN APARATO PARA SELECCIONAR UN GRUPO DE SEÑALES DE DIRECCION QUE HAN DE APLICARSE A UN CONJUNTO ORDENADO DE MEMORIA Y PARA APLICAR LAS SEÑALES DE DIRECCION AL CONJUNTO ORDENADO DE MEMORIA A FIN DE PERMITIR QUE SE COMPLETE LA ACTIVIDAD ASOCIADA CON LAS SEÑALES DE DIRECCION. EL APARATO GENERA UNA MULTIPLICIDAD DE SEÑALES QUE CONTROLAN UNA UNIDAD DE ALMACENAMIENTO DE SEÑALES QUE CONTROLAN UNA UNIDAD DE ALMACENAMIENTO INTERMEDIO DEL TIPO DE ENGANCHE. LA PRIMERA SEÑAL GENERADA ASEGURA QUE LA SEÑAL QUE CONTROLA EL CIRCUITO DE ENGANCHE SEA ACTIVA DURANTE LA APLICACION DE LAS SEÑALES DE DIRECCION A LA LINEA…
MEMORIA SEMICONDUCTORA CON LINEA DE PALABRAS REFORZADAS.
(01/12/1987). Solicitante/s: AMERICAN TELEPHONE & TELEGRAPH COMPANY.
MEMORIA SEMICONDUCTURA CON LINEA DE PALABRAS REFORZADAS. CONSTA DE UNA FORMACION DE CELULAS DE MEMORIA DESTINADAS A FUNCIONAR A UN VOLTAJE DE LA FUENTE DE ALIMENTACION Y DISPUESTAS EN FILAS Y COLUMNAS, COMPRENDIENDO LAS CELULAS DE LA MEMORIA UN TRANSISTOR DE ACCESO Y UN CAPACITOR DE ALMACENAMIENTO DE INFORMACION, EN DONDE UN CONDUCTOR DE COLUMNA SE CONECTA A UNA COLUMNA DE LAS REFERIDAS CELULAS DE LA MEMORIA Y UN CONDUCTOR DE FILA SE CONECTA A UNA FILA DE LAS REFERIDAS CELULAS DE LA MEMORIA; DE MEDIOS DE SELECCION DE FILAS PARA ELEGIR UNA FILA DADA APLICANDO UN VOLTAJE DE FILA AL CONDUCTOR DE FILA CORRESPONDIENTE; Y DE MEDIOS PARA AUMENTAR EL VOLTAJE DE FILA EN EXCESO AL VOLTAJE DE LA FUENTE DE ALIMENTACION DURANTE UN PERIODO INICIAL SIGUIENTE A LA SELECCION, Y PARA REDUCIR DESPUES EL VOLTAJE DE FILA A UN NIVEL IGUAL AL VOLTAJE DE LA FUENTE DE ALIMENTACION.
MEMORIA QUE EMPLEA LINEAS DE DIRECCIONES EN FILAS Y COLUMNAS MULTIPLEXADAS.
(01/10/1984). Solicitante/s: WESTERN ELECTRIC COMPANY, INC..
MEMORIA QUE EMPLEA LINEAS DE DIRECCIONES EN FILAS Y COLUMNAS MULTIPLEXADAS, EN PARTICULAR, FORMADOR DE MEMORIA EN FILAS Y COLUMNAS DE CELULAS DE MEMORIA CON DECODIFICADORES DE FILAS ACOPLADAS A LAS FILAS Y DECODIFICADORES DE COLUMNAS ACOPLADOS A LAS COLUMNAS.CONSTA DE CUATRO CUADRANTES FORMADORES DE MEMORIA ; DE UNA MEMORIA INTERMEDIA O SEPARADOR DE DIRECCIONES ; DE UN DECODIFICADOR DE COLUMNAS EN DOS PARTES ; DE UN DECODIFICADOR DE FILAS EN DOS PARTES ; Y DE UN MULTIPLEXOR.
PERFECCIONAMIENTOS EN CONJUNTOS DE MEMORIAS CON ENTRADAS MULTIPLES.
(16/02/1983). Solicitante/s: WESTERN ELECTRIC COMPANY, INC..
CONJUNTOS DE MEMORIAS CON ENTRADAS MULTIPLES. COMPRENDE FUNDAMENTALMENTE UNA PLURALIDAD DE ELEMENTOS DE ALMACENAMIENTO EN MEMORIA Y UN PRIMER PAR DE LINEAS DE ACCESO ASOCIADAS A ELLOS. ESTAS LINEAS, PREVIAMENTE CARGADAS, PROPORCIONAN SEÑALES DE INTERROGACION A LOS ELEMENTOS DE ALMACENAMIENTO. ESTOS ELEMENTOS QUEDAN AISLADOS DE LAS PRIMERAS LINEAS DE ACCESO DURANTE EL INTERVALO DE CARGA PREVIA. LA RESPUESTA TIENE LUGAR EN UN INSTANTE INMEDIATAMENTE SIGUIENTE A LA CARGA. UN SEGUNDO PAR DE LINEAS DE ACCESO, PROPORCIONAN CARGA Y RESPUESTA INDEPENDIENTES.
