CIP 2015 : G11C 8/16 : Red de memoria de acceso múltiple, p.ej. direccionamiento de un elemento de almacenamiento mediante al menos dos grupos de líneas de direccionamiento independientes.

CIP2015GG11G11CG11C 8/00G11C 8/16[1] › Red de memoria de acceso múltiple, p.ej. direccionamiento de un elemento de almacenamiento mediante al menos dos grupos de líneas de direccionamiento independientes.

Notas[t] desde G01 hasta G12: INSTRUMENTOS

G SECCION G — FISICA.

G11 REGISTRO DE LA INFORMACION.

G11C MEMORIAS ESTATICAS (registro de la información basado en un movimiento relativo entre el soporte de registro y el transductor G11B; dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/115; técnica del impulso en general H03K, p. ej. conmutadores electrónicos H03K 17/00).

G11C 8/00 Disposiciones para seleccionar una dirección en una memoria digital (circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193).

G11C 8/16 · Red de memoria de acceso múltiple, p.ej. direccionamiento de un elemento de almacenamiento mediante al menos dos grupos de líneas de direccionamiento independientes.

CIP2015: Invenciones publicadas en esta sección.

Sistema de memoria de múltiples flujos de instrucciones.

(06/05/2020) Un dispositivo de memoria que comprende: un decodificador ; una pluralidad de células de memoria , en el que cada una de las células de memoria comprende: un primer elemento de memoria no volátil correspondiente que incluye un primer elemento de memoria resistivo correspondiente y asociado con un primer hilo; y un segundo elemento de memoria no volátil correspondiente que incluye un segundo elemento de memoria resistivo correspondiente y asociado con un segundo hilo, en el que cada uno del primer elemento de memoria no volátil y el segundo elemento de memoria no volátil es un elemento de memoria multipuerto, y en el que el decodificador está configurado…

Multiplexado de direcciones en una memoria de puerto pseudo-dual.

(25/03/2015) Un sistema de multiplexado de direcciones de memoria de puerto pseudo-dual que comprende: un componente de memoria; un registro de retención de la dirección del puerto de lectura operativa para mantener una dirección de lectura en respuesta a una señal de reloj externa; un registro de retención de la dirección del puerto de escritura operativa para mantener una dirección de escritura en respuesta a la señal de reloj externa; un circuito de control que controla el acceso de lectura/escritura a la memoria en base a la supervisión de una primera operación de memoria mediante el envío de la señal de conmutación, en la que dicho circuito de control…

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .