Sistemas en paquetes.

Un sistema en paquete que comprende:

un portador (11);

un primer chip (68) encima de dicho portador (11),

en el que dicho primer chip (68) comprende un primer sustrato semiconductor (58) que tiene un grosor de entre 1 y 50 micrómetros, una primera capa metálica (34 o 26) debajo de una superficie inferior de dicho primer sustrato semiconductor (58), y una primera capa dieléctrica (48) debajo de dicha superficie inferior de dicho primer sustrato semiconductor (58) y encima de dicha primera capa metálica (34 o 26);

un segundo chip (68) encima de dicho portador (11), en el que dicho segundo chip (68) comprende un segundo sustrato semiconductor (58) que tiene una superficie superior (58s) sustancialmente coplanaria con una superficie superior (58s) de dicho primer sustrato semiconductor (58), en el que dicho segundo chip (68) está separado de dicho primer chip (68);

un material de relleno de huecos (64) en un hueco entre dicho primer chip (68) y dicho segundo chip (68);

un primer tapón metálico (5p) en dicho primer chip (68), en el que dicho primer tapón metálico (5p) pasa verticalmente a través de dicho primer sustrato semiconductor (58) y dicha primera capa dieléctrica (48) y se pone en contacto con dicha primera capa metálica (34 o 26);

un primer material aislante (50 o 500a) que rodea dicho primer tapón metálico (5p), en el que dicho primer material aislante (50 o 500a) está rodeado por dicho primer sustrato semiconductor (58);

una primera estructura dieléctrica (60 o 66) encima de dicha superficie superior (58s) de dicho primer sustrato semiconductor (58), encima de dicha superficie superior (58s) de dicho segundo sustrato semiconductor (58), y encima de dicho material de relleno de huecos (64);

un primer conector metálico (1) en dicha primera estructura dieléctrica (60 o 66) y encima de dicho primer chip (68), en el que dicho primer conector metálico (1) se conecta a dicho primer tapón metálico (5p);

un tercer chip (72) encima de dicha primera estructura dieléctrica (60 o 66) y encima de dicho primer conector metálico (1);

un segundo tapón metálico (6p) en dicho tercer chip (72), en el que dicho segundo tapón metálico (6p) pasa verticalmente a través de un tercer sustrato semiconductor (96) de dicho tercer chip (72), teniendo el tercer sustrato semiconductor un grosor de entre 1 y 50 micrómetros, y se pone en contacto con dicho primer conector metálico (1);

un segundo material aislante (90 o 500a) que rodea dicho segundo tapón metálico (6p), en el que dicho segundo material aislante (90 o 500a) está rodeado por dicho tercer sustrato semiconductor (96);

una segunda estructura dieléctrica (88 o 120) encima de una superficie superior (96s) de dicho tercer sustrato semiconductor (96); y

un segundo conector metálico (2) en dicha segunda estructura dieléctrica (88 o 120) y encima de dicho tercer chip (72), en el que dicho segundo conector metálico (2) se conecta a dicho segundo tapón metálico (6p).

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2010/042958.

Solicitante: QUALCOMM INCORPORATED.

Inventor/es: LIN,MOU-SHIUNG, LEE,JIN-YUAN.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • H01L21/98 SECCION H — ELECTRICIDAD.H01 ELEMENTOS ELECTRICOS BASICOS.H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctrica en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación). › H01L 21/00 Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas. › Ensamblaje de dispositivos que consisten en componentes de estado sólido formados en o sobre un sustrato común; Ensamblaje de dispositivos de circuito integrado (H01L 21/50 tiene prioridad).
  • H01L23/00 H01L […] › Detalles de dispositivos semiconductores o de otros dispositivos de estado sólido (H01L 25/00 tiene prioridad).
  • H01L23/48 H01L […] › H01L 23/00 Detalles de dispositivos semiconductores o de otros dispositivos de estado sólido (H01L 25/00 tiene prioridad). › Disposiciones para conducir la corriente eléctrica hacia o desde el cuerpo de estado sólido durante su funcionamiento, p. ej. hilos de conexión o bornes.
  • H01L23/538 H01L 23/00 […] › estando la estructura de interconexión entre una pluralidad de chips semiconductores situada en el interior o encima de sustratos aislantes.
  • H01L25/065 H01L […] › H01L 25/00 Conjuntos consistentes en una pluralidad de dispositivos semiconductores o de otros dispositivos de estado sólido (dispositivos consistentes en una pluralidad de componentes de estado sólido formados en o sobre un sustrato común H01L 27/00; módulos fotovoltaicos o conjuntos de células fotovoltaicas H01L 31/042). › siendo los dispositivos de un tipo previsto en el grupo H01L 27/00.
  • H01L27/06 H01L […] › H01L 27/00 Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común (detalles H01L 23/00, H01L 29/00 - H01L 51/00; conjuntos que consisten en una pluralidad de dispositivos de estado sólido individuales H01L 25/00). › con una pluralidad de componentes individuales en una configuración no repetitiva.

PDF original: ES-2785075_T3.pdf

 

Patentes similares o relacionadas:

Sustrato de pastilla embebida con taladro posterior, del 1 de Julio de 2020, de QUALCOMM INCORPORATED: Un dispositivo, que comprende: un sustrato que tiene un primer lado y un segundo lado opuesto, en el que el sustrato es un sustrato central que […]

Estructura y procedimiento para una TSV con alivio de tensión, del 17 de Junio de 2020, de QUALCOMM INCORPORATED: Una pastilla semiconductora que comprende: un sustrato que tiene una cara activa; capas conductoras acopladas a la cara activa; una vía […]

Control térmico activo para dispositivos de IC apilados, del 11 de Marzo de 2020, de QUALCOMM INCORPORATED: Un dispositivo de IC apilado que comprende: un nivel superior y un nivel inferior , teniendo cada nivel una capa de sustrato y una capa activa en […]

Sistemas y métodos microelectromecánicos para encapsular y fabricar los mismos, del 4 de Diciembre de 2019, de ROBERT BOSCH GMBH: Un método para fabricar un dispositivo electromecánico que tiene estructuras (20a, 20b, 20c, 20d) mecánicas, un contacto eléctrico y regiones (22a, 22b) de campo, todas […]

Módulo dual para tarjeta dual con microcircuito, del 5 de Junio de 2019, de IDEMIA France: Módulo dual para tarjeta dual con microcircuito, que consta de una película de soporte que porta en una cara llamada externa una pluralidad de almohadillas de contacto […]

Ensamblaje de un chip microelectrónico a una ranura con un elemento de cableado en forma de cordón y procedimiento de ensamblaje, del 3 de Abril de 2019, de COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES: Ensamblaje de por lo menos un chip microelectrónico con un elemento de cableado , dicho por lo menos un chip microelectrónico comprende un componente microelectrónico […]

Célula de disco mejorada para múltiples componentes semiconductores puestos en contacto a presión, del 4 de Enero de 2017, de Infineon Technologies Bipolar GmbH & Co. KG: Celda de disco para la puesta en contacto a presión de múltiples componentes semiconductores mediante medios de sujeción que producen una […]

MÓDULO DE SEMICONDUCTOR DE POTENCIA DE DISEÑO DE CONTACTO A PRESIÓN Y PROCEDIMIENTO DE FABRICACIÓN DEL MISMO, del 17 de Noviembre de 2011, de SEMIKRON ELEKTRONIK GMBH & CO. KG: Módulo de semiconductor de potencia de diseño de contacto a presión, para la disposición en un disipador térmico, provisto de dos sustratos , los cuales […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .