Procedimientos y sistema para verificar la integridad de un dispositivo de memoria.

Un procedimiento para verificar la integridad de un dispositivo de memoria,

comprendiendo el procedimiento:

la identificación, por medio de un procesador acoplado al dispositivo de memoria, de al menos un bloque de memoria correspondiente a al menos una posición de memoria en el dispositivo de memoria, incluyendo el al menos un bloque de memoria un primer bloque de memoria asociado con una suma de control anterior;

la determinación, por medio del procesador, de si el primer bloque de memoria está diseñado como de sólo lectura;

el cálculo, por medio del procesador, de una suma de control actual basada al menos en parte en datos del primer bloque de memoria;

cuando el primer bloque de memoria está diseñado como de sólo lectura y la suma de control anterior representa los datos esperados en el primer bloque de memoria, la determinación de si la suma de control actual es igual a la suma de control anterior; y

cuando la suma de control actual no es igual a la suma de control anterior, la indicación de un fallo de verificación para el primer bloque de memoria por medio de una interfaz de notificación;

cuando la suma de control actual es igual a la suma de control anterior, la indicación, por medio del procesador, de un acierto de verificación para el primer bloque de memoria;

caracterizado porque

la indicación de un acierto de verificación para el primer bloque de memoria comprende el registro del primer instante en la que se determinó que la suma de control actual es igual a la suma de control anterior, comprendiendo el procedimiento además:

en un segundo instante posterior al primer instante, la determinación, por medio del procesador, de si el primer instante es anterior a un tiempo umbral predefinido; y

cuando el primer instante es anterior al tiempo umbral predefinido, la determinación de si el primer bloque de memoria está diseñado como de sólo lectura y el cálculo de una suma de control actual, y la determinación de si la suma de control actual es igual a la suma de control anterior.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2011/034570.

Solicitante: UTC FIRE & SECURITY AMERICAS CORPORATION, INC.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: 8985 Town Center Parkway Bradenton, FL 67525 ESTADOS UNIDOS DE AMERICA.

Inventor/es: BECKER,DONALD, POTTER,TIMOTHY STEVENS, MONTGOMERY,BRUCE RAY JR, DOPSON,DAVE.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F11/10 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 11/00 Detección de errores; Corrección de errores; Monitorización del funcionamiento (métodos o disposiciones para verificar la exactitud del marcado sobre un soporte de registro G06K 5/00; en el registro de información basado en un movimiento relativo entre el soporte de registro y el transductor G11B, p. ej. G11B 20/18; en las memorias estáticas G11C 29/00). › añadiendo cifras binarias o símbolos especiales a los datos expresados según un código, p. ej. control de paridad, exclusión de los 9 o de los 11.

PDF original: ES-2641311_T3.pdf

 

Patentes similares o relacionadas:

Métodos y sistemas para detectar y corregir errores en una memoria no volátil, del 30 de Enero de 2019, de Winbond Electronics Corp: Un sistema de memoria, que comprende: una matriz de memoria no volátil resistiva configurada para almacenar datos, bits de anticipación y bits de […]

Sistemas y métodos para asegurar datos en movimiento, del 9 de Mayo de 2018, de Security First Corp: Un método para leer y escribir un conjunto de datos, que comprende: dividir el conjunto de datos en una o más comparticiones de datos 5 usando un algoritmo […]

Método para procesar datos en Ethernet, circuito integrado de capa física y dispositivo de Ethernet, del 2 de Mayo de 2018, de HUAWEI TECHNOLOGIES CO., LTD.: Un método de procesamiento de datos de Ethernet, aplicable al procesamiento de datos en un extremo de transmisión, que comprende: * la realización de una codificación […]

Dispositivo de inspección de traducción de dirección, dispositivo de procesamiento central y procedimiento de inspección de traducción de dirección, del 17 de Enero de 2018, de MITSUBISHI HEAVY INDUSTRIES, LTD.: Un dispositivo de comprobación de traducción de dirección que comprende: una unidad de gestión de memoria de traducción entre una dirección virtual y una dirección […]

Procedimiento, dispositivo y sistema de almacenamiento distribuido, del 11 de Octubre de 2017, de HUAWEI TECHNOLOGIES CO., LTD.: Un procedimiento de almacenamiento distribuido, que comprende: dividir un archivo de datos para generar K segmentos de datos, dividir cada segmento de […]

Corrección de errores con prueba de varias longitudes para una trama de datos, del 2 de Noviembre de 2016, de GRDF: Procedimiento de recepción de datos digitales transmitidos por tramas utilizando una codificación de control de integridad mediante el cual, antes […]

Dispositivo y procedimiento de adaptación de velocidad para un sistema de comunicación de datos, del 7 de Septiembre de 2016, de SAMSUNG ELECTRONICS CO., LTD.: Un procedimiento de adaptación de velocidad en un sistema de comunicación de datos, comprendiendo el procedimiento la etapa de: codificación de canal para generar […]

EQUILIBRIO DE RECURSOS REDUNDANTES EN UNA AGRUPACION DE UNIDADES DE ALMACENAMIENTO, del 1 de Mayo de 2009, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método para aumentar una tolerancia de error de una agrupación anamórfica de m unidades de almacenamiento, comprendiendo el método las operaciones […]

Otras patentes de UTC FIRE & SECURITY AMERICAS CORPORATION, INC

 

Otras patentes de la CIP G06F11/10