Método de control para el apagado de una pluralidad de transistores de potencia dispuestos en serie y que comprenden una puerta (G),

un primer electrodo (C) y un segundo electrodo (E). En el método se aplica una primera corriente de puerta determinada a la puerta (G), se mide la tensión (Vce) en el primer electrodo principal (C) de cada transistor (T), se predetermina un valor umbral para la tensión de cada primer electrodo principal (C), se predetermina un intervalo de tiempo máximo desde el envío de la primera corriente de puerta para cada transistor (T), y se aplica una segunda corriente de puerta a la puerta (G) del transistor (T) correspondiente, de amplitud menor a la primera corriente de puerta, cuando la tensión (Vce) en el primer electrodo principal (C) correspondiente iguala al valor umbral Vu correspondiente o cuando transcurra el intervalo de tiempo máximo.

Método de control para el apagado de una pluralidad de transistores de potencia dispuestos en serie SECTOR DE LA TÉCNICA

La presente invención se relaciona con métodos de control para el apagado de una pluralidad de transistores de potencia, y más concretamente con métodos de control para el apagado de una pluralidad de transistores de potencia dispuestos en serie.

ESTADO ANTERIOR DE LA TÉCNICA

La presencia de semiconductores de potencia en aplicaciones de media y/o alta tensión es cada vez mayor. Sin embargo, la capacidad de bloqueo de los semiconductores disponibles comercialmente no siempre es suficiente para cubrir las necesidades de dichas aplicaciones, puesto que no soportan tensiones elevadas.

Una de las soluciones para solventar esta limitación consiste en conectar en serie varios semiconductores de potencia de forma que la tensión de bloqueo se reparta entre los distintos semiconductores conectados en serie. Por sus características funcionales, cuando se requiere la conexión en serie de una pluralidad de semiconductores, el empleo de transistores de potencia controlados por tensión tales como los IGBT es la opción más recurrente. Los IGBTs comprenden dos electrodos principales (colector y emisor) y una puerta.

Cada uno de los IGBTs dispuestos en serie es controlado mediante un circuito de control o unos medios de control, y debido a diferencias entre los distintos IGBTs conectados en serie y/o diferencias entre los circuitos de control correspondientes, se pueden generar desequilibrios de tensión entre dichos IGBTs. Si algún IGBT supera su máxima tensión de bloqueo dicho IGBT falla. Es por ello necesario tomar ciertas medidas que garanticen que la tensión de todos los IGBTs conectados en serie se reparta de forma equitativa.

Se conocen del estado de la técnica diferentes soluciones empleadas para hacer frente a este inconveniente y proporcionar el equilibrado de tensiones entre los distintos IGBTs conectados en serie, como por ejemplo:

- Las conocidas comúnmente como "circuitos snubber".

- Las conocidos comúnmente como "circuitos clamp".

- Técnicas de control activo por puerta en cada IGBT.

A pesar de que los circuitos snubber presentan soluciones eficaces en el equilibrado, el aumento drástico de las pérdidas de conmutación hace poco atractivo su uso.

Los circuitos clamp únicamente limitan la máxima tensión admisible en cada semiconductor. Sin embargo, estos circuitos clamp no son capaces de equilibrar las pérdidas de conmutación entre los distintos semiconductores conectados en serie, lo cual es crítico cuando se opera a altas frecuencias de conmutación.

Es por ello que en los últimos años la investigación se ha centrado en técnicas de control activo por puerta orientadas especialmente al equilibrado dinámico de tensiones de IGBTs conectados en serie. Son conocidas técnicas de control activo por puerta para controlar el comportamiento del IGBT durante la conmutación (encendido y/o apagado) y en consecuencia equilibrar las tensiones de los distintos IGBTs conectados en serie.

Durante el apagado de un transistor de potencia, generalmente se realiza un control de la puerta de dicho transistor para controlar la derivada de tensión de dicho transistor (cambios en la tensión colector - emisor de dicho transistor) . Controlando dicha derivada es posible conseguir que las tensiones de todos los transistores de potencia evolucionen igual, reduciéndose el riesgo de que alguno de los transistores de potencia supere su máxima tensión de bloqueo.

En el documento US 5828539 A se divulga un método de control sobre la derivada de tensión colector - emisor de los transistores. Sin embargo, durante el apagado de un transistor existe un periodo de tiempo durante el cual el generador de corriente (driver) extrae cargas desde la puerta del transistor correspondiente sin que dicho transistor se desature (retardo en el apagado) . Dicho retardo depende de las características de cada transistor, de la corriente de colector y de la corriente de puerta, por lo que es posible que, debido a la dispersión de parámetros entre los transistores conectados en serie o sus respectivos drivers de puerta, dichos transistores comprendan retardos diferentes, lo que puede dar lugar a desequilibrios de tensión entre los transistores durante el apagado de los mismos si no se sincronizan dichos transistores, a pesar de controlar la derivada de tensión colector - emisor de cada transistor.

EXPOSICIÓN DE LA INVENCIÓN

El objeto de la invención es el de proporcionar un método de control para el apagado de una pluralidad de transistores de potencia dispuestos o conectados en serie, que permita la sincronización de todos los transistores conectados en serie.

El método de control de la invención está diseñado para su uso en el apagado de una pluralidad de transistores de potencia, que están dispuestos en serie, y que se emplean en aplicaciones de media y/o alta tensión. Dichos transistores de potencia comprenden una puerta, un primer electrodo principal y un segundo electrodo principal. Con el método de la invención se aplica una corriente de puerta controlada a la puerta de cada transistor de potencia, durante el apagado de dicho transistor de potencia.

En el método de la invención se aplica una primera corriente de puerta determinada a la puerta de cada transistor de potencia, se mide la tensión en el primer electrodo principal de cada transistor de potencia (la tensión entre el primer electrodo principal y el segundo electrodo principal) , que se corresponde con el colector del transistor de potencia, se predetermina un valor umbral Vu para la tensión del primer electrodo principal de cada transistor, y se predetermina un intervalo de tiempo máximo de aplicación de la primera corriente de puerta.

En el método de la invención, además, se aplica una segunda corriente de puerta a cada puerta del transistor de potencia correspondiente, de amplitud menor a la primera corriente de puerta, cuando la tensión en el primer electrodo principal del transistor correspondiente iguala al valor umbral Vu predeterminado correspondiente, o cuando transcurra el intervalo de tiempo máximo predeterminado correspondiente a dicho transistor desde la aplicación de la primera corriente de puerta, si transcurrido dicho intervalo de tiempo máximo dicha tensión no ha igualado a dicho valor umbral Vu.

De esta manera, con el método de la invención se controla la extracción de cargas de la puerta de los transistores y cuando dichos transistores de potencia conmutan al apagarse, el cambio de una corriente de puerta a otra se realiza pudiendo controlarse la derivada de tensión para cualquier condición de operación. Así, pueden controlarse las derivadas de tensión de todos los transistores conectados en serie en cualquier condición de operación durante el apagado de dichos transistores garantizando la operación sincronizada de dichos transistores y evitándose así los posibles desequilibrios de tensión originados por los diferentes retardos en los diferentes transistores.

Estas y otras ventajas y características de la invención se harán evidentes a la vista de las figuras y de la descripción detallada de la invención.

DESCRIPCIÓN DE LOS DIBUJOS

La FIG. 1 muestra un sistema de control con transistores conectados en serie, donde se puede aplicar el método de la invención.

La FIG. 2 muestra un diagrama de bloques representativo de una realización del método de la invención.

La FIG. 3 muestra la evolución de la tensión en un primer electrodo principal de un transistor del sistema de la FIG. 1, con el método de la invención, para diferentes corrientes de colector de dicho transistor.

EXPOSICIÓN DETALLADA DE LA INVENCIÓN

El método de control de la invención está diseñado para su uso en el apagado de una pluralidad de transistores T de potencia, que están dispuestos o conectados en serie tal y como se muestra en la realización de la figura 1, y que comprenden, preferentemente, un IGBT, comprendiendo cada uno una puerta G, un primer electrodo principal C que se corresponde con el colector, y un segundo electrodo principal E que se corresponde con el emisor. En dicha realización, con el propósito de simplificar la figura 1, se muestran dos transistores T conectados en serie pero podrían emplearse más transistores T si así fuese requerido. La configuración de los transistores T en serie se emplea...

R E I V I N D I C A C I O N E S

1. Método de control para el apagado de una pluralidad de transistores de potencia dispuestos en serie y que comprenden una puerta (G) , un primer electrodo principal (C) que se corresponde con el colector, y un segundo electrodo principal (E) que se corresponde con el emisor, con el que se aplica una corriente de puerta (Ig) controlada a la puerta (G) de los transistores (T) de potencia, caracterizado porque se aplica una primera corriente de puerta (Ig1) determinada a cada puerta (G) , se mide una tensión (Vce) en el primer electrodo principal (C) de cada transistor (T) , se predetermina un valor umbral (Vu) para la tensión (Vce) de cada transistor (T) , se predetermina un intervalo de tiempo máximo (Tmax) de aplicación de la primera corriente de puerta (Ig1) , y se aplica una segunda corriente de puerta (Ig2) a la puerta (G) del transistor (T) de potencia correspondiente, de amplitud menor a la primera corriente de puerta (Ig1) , cuando la tensión (Vce) de dicho transistor (T) iguala o supera el valor umbral (Vu) correspondiente para dicho transistor (T) , o cuando transcurre el intervalo de tiempo máximo (Tmax) correspondiente a dicho transistor (T) desde la aplicación de la primera corriente de puerta (Ig1) a dicho transistor (T) , si transcurrido dicho intervalo de tiempo máximo (Tmax) dicha tensión (Vce) no ha igualado o superado dicho valor umbral (Vu) .

2. Método según la reivindicación 1, en donde la primera corriente de puerta (Ig1) es generada por un generador de corriente (D) , correspondiéndose dicha primera corriente de puerta (Ig1) con la corriente de puerta (Ig) más elevada posible que permita un correcto funcionamiento tanto del generador de corriente (D) como del transistor (T) correspondiente.

3. Método según cualquiera de las reivindicaciones 1 ó 2, en donde la segunda corriente de puerta (Ig2) es mayor que una corriente de puerta de conmutación (Igc) que se aplica a la puerta (G) del transistor (T) al conmutar dicho transistor (T) de un estado a otro, aplicándose dicha corriente de puerta de conmutación (Igc) con posterioridad a la segunda corriente de puerta (Ig2) .

4. Método según cualquiera de las reivindicaciones 1 a 3, en donde la primera corriente de puerta (Ig1) y la segunda corriente de puerta (Ig2) son constantes.

5. Método según cualquiera de las reivindicaciones 1 a 4, en donde el intervalo de tiempo máximo (Tmax) se determina en función de las características del transistor (T) .

6. Método según cualquiera de las reivindicaciones 1 a 5, en donde el valor umbral (Vu) se determina en función de las características del transistor (T) .

7. Método de control según cualquiera de las reivindicaciones anteriores, en donde la amplitud de la primera corriente de puerta (Ig1) es sustancialmente igual para todos los transistores de potencia, y en donde la amplitud de la segunda corriente de puerta (Ig2) también es sustancialmente igual para todos los transistores de potencia.

8. Sistema de control que comprende una pluralidad de transistores (T) de potencia que están dispuestos en serie y que comprenden una puerta (G) , un primer electrodo principal (C) y un segundo electrodo principal (E) , un generador de corriente (D) asociado a cada transistor (T) para aplicar una corriente de puerta (Ig) a la puerta (G) del transistor (T) correspondiente, durante el apagado de los transistores (T) , caracterizado porque unos medios de control que actúan sobre los generadores de corriente (D) para controlar la corriente de puerta (Ig) aplicada por dichos generadores de corriente (D) , y que están adaptados para llevar a cabo el método según cualquiera de las reivindicaciones anteriores.

9. Sistema de control según la reivindicación 8, en donde los transistores (T) de potencia se corresponden con IGBTs.

OFICINA ESPAÑOLA DE PATENTES Y MARCAS

Nº solicitud: 201030482

ESPAÑA

Fecha de presentación de la solicitud: 30.03.2010

Fecha de prioridad:

INFORME SOBRE EL ESTADO DE LA TECNICA

51 Int. Cl. : H03K17/687 (2006.01) H03K17/16 (2006.01)

DOCUMENTOS RELEVANTES

31. 322 vol. 2, 13-16 Sep 1993 URL: http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=264936&isnumber=6646 1-8 Categoría de los documentos citados X: de particular relevancia Y: de particular relevancia combinado con otro/s de la misma categoría A: refleja el estado de la técnica O: referido a divulgación no escrita P: publicado entre la fecha de prioridad y la de presentación de la solicitud E: documento anterior, pero publicado después de la fecha de presentación de la solicitud El presente informe ha sido realizado • para todas las reivindicaciones • para las reivindicaciones nº : Fecha de realización del informe 27.03.2012 Examinador M. P. López Sábater Página 1/4

INFORME DEL ESTADO DE LA TÉCNICA

Nº de solicitud: 201030482

Documentación mínima buscada (sistema de clasificación seguido de los símbolos de clasificación) H03K Bases de datos electrónicas consultadas durante la búsqueda (nombre de la base de datos y, si es posible, términos de búsqueda utilizados) INVENES, EPODOC

Informe del Estado de la Técnica Página 2/4

OPINIÓN ESCRITA

Nº de solicitud: 201030482

Fecha de Realización de la Opinión Escrita: 27.03.2012

Declaración

Se considera que la solicitud cumple con el requisito de aplicación industrial. Este requisito fue evaluado durante la fase de examen formal y técnico de la solicitud (Artículo 31.2 Ley 11/1986) .

Base de la Opinión.

La presente opinión se ha realizado sobre la base de la solicitud de patente tal y como se publica.

Informe del Estado de la Técnica Página 3/4

OPINIÓN ESCRITA

Nº de solicitud: 201030482

1. Documentos considerados.

A continuación se relacionan los documentos pertenecientes al estado de la técnica tomados en consideración para la realización de esta opinión.

2. Declaración motivada según los artículos 29.6 y 29.7 del Reglamento de ejecución de la Ley 11/1986, de 20 de marzo, de Patentes sobre la novedad y la actividad inventiva; citas y explicaciones en apoyo de esta declaración Reivindicación 1

El documento del estado de la técnica D01 se considera el más cercano a esta primera reivindicación por divulgar un método de control para el apagado de una pluralidad de transistores de potencia dispuestos en serie y que comprenden una puerta (G) , un primer electrodo principal (C) que se corresponde con el colector, y un segundo electrodo principal (E) que se corresponde con el emisor. En este método se aplica una corriente de descarga de la puerta de los transistores de potencia, se mide una tensión (VCE) en el primer electrodo principal (C) de cada transistor (T) , se predetermina un valor de referencia para la tensión (VCE) de cada transistor (T) y, cuando la tensión (VCE) de dicho transistor (T) iguala o supera un valor de referencia correspondiente, se aplica a la puerta otra corriente de descarga distinta. La diferencia más importante entre D01 y el método de esta primera reivindicación es que en el documento base, el cambio de corriente de descarga de la puerta se realiza cuando se detecta que se está dando una de dos condiciones posibles: O bien la tensión colector emisor ha alcanzado un valor umbral, o bien ha transcurrido un tiempo máximo preestablecido sin que la primera condición haya tenido lugar. A consecuencia de esta diferencia, el método de D01 no limita el tiempo máximo permitido para aplicar la primera corriente de descarga de la puerta, dando lugar a una posible pérdida del control de la derivada. (Documento base, página 7, línea 30 a página 8, línea 19) La solución aportada a este problema en esta primera reivindicación no se ha encontrado en ningún otro documento del estado de la técnica anterior, por lo que esta reivindicación puede considerarse nueva y con actividad inventiva.

Reivindicaciones 2 a 7:

Estas reivindicaciones de método se consideran nuevas e inventivas por depender de la primera.

Reivindicación 8:

Esta reivindicación dependiente se ve anticipada por varios documentos del estado de la técnica anterior, como D01 ó D02. Cualquiera de los sistemas de control propuestos por estos documentos consta de los mismos elementos que se enumeran en esta reivindicación y comprenden unos medios de control que pueden adaptarse para implementar el método de las reivindicaciones 1 a 7. Por lo tanto esta reivindicación carece de novedad según el artículo 6 de la Ley de Patentes 11/86.

Informe del Estado de la Técnica Página 4/4