Procesamiento transaccional.

Un método de controlar la ejecución de una transacción en un entorno informático,

comprendiendo el método los pasos de:

Iniciar, mediante un procesador, la ejecución de una transacción en un modo de transacción a través de una instrucción de inicio de transacción, la instrucción de inicio de transacción para iniciar cualquiera de entre un primer tipo de transacción o un segundo tipo de transacción, comprendiendo la transacción una pluralidad de instrucciones a ser ejecutadas, e indicando de manera explícita la instrucción de inicio de transacción mediante un campo en la instrucción de inicio de transacción que se ha iniciado el primer tipo de transacción o el segundo tipo de transacción; en base a que la transacción sea el segundo tipo de transacción, la ejecución fija un código de condición a un primer valor,

en base a estar en el modo de transacción, retrasar de manera efectiva las confirmaciones de almacenamiento transaccionales a la memoria principal hasta la finalización de la transacción seleccionada;

en base a una cancelación de transacción, determinar el tipo de transacción iniciada, siendo el tipo de transacción el primer tipo de transacción o el segundo tipo de transacción, y estando la determinación basada en el campo de la instrucción de inicio de transacción;

en base a una cancelación de transacción y a que la transacción sea del primer tipo de transacción, reanudar la ejecución en la instrucción de inicio de transacción; y

en base a una cancelación de transacción y a que la transacción sea del segundo tipo de transacción, fijar el código de condición a un segundo valor, en donde el segundo valor indica la siguiente instrucción secuencial · que sigue a la instrucción de inicio de transacción · que está recibiendo el control desde la cancelación, y reanudar la ejecución en la siguiente instrucción secuencial que sigue directamente a la instrucción de inicio de transacción en el orden de programa;

en donde el primer tipo de transacción es una transacción restringida que tiene una pluralidad de restricciones asociadas y se define para completarse de manera exitosa si se siguen la pluralidad de restricciones, y la instrucción de inicio de transacción es una instrucción restringida de inicio de transacción, y en donde la pluralidad de restricciones asociadas con la transacción restringida incluyen: sólo un subconjunto de instrucciones está disponible para su inclusión en la transacción restringida; la transacción restringida se limita a un número predeterminado de instrucciones a ser ejecutadas en la transacción restringida, siendo el número predeterminado de instrucciones no más de 32 instrucciones, no incluyendo instrucciones de inicio de transacción y de fin de transacción; las instrucciones en la transacción restringida han de estar dentro de los 256 bytes contiguos de almacenamiento; los operandos de almacenamiento del acceso de transacción restringida ser no más de 4 palabras óctuples; y la transacción restringida se limita a un único nivel de anidación, y en donde el segundo tipo de transacción es una transacción no restringida, la transacción no restringida no limitada por la pluralidad de restricciones asociadas con la transacción restringida.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/IB2013/054812.

Solicitante: INTERNATIONAL BUSINESS MACHINES CORPORATION.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: NEW ORCHARD ROAD ARMONK, NEW YORK 10504 ESTADOS UNIDOS DE AMERICA.

Inventor/es: SLEGEL,TIMOTHY, GREINER,Dan, JACOBI,CHRISTIAN.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F9/30 FISICA.G06 CALCULO; CONTEO.G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 9/00 Disposiciones para el control por programa, p. ej. unidades de control (control por programa para dispositivos periféricos G06F 13/10). › Disposiciones para ejecutar instrucciones de máquinas, p. ej. decodificación de instrucciones (para ejecutar microinstrucciones G06F 9/22).
  • G06F9/38 G06F 9/00 […] › Ejecución simultánea de instrucciones, p. ej. segmentación, anticipación.
  • G06F9/46 G06F 9/00 […] › Disposiciones para la multiprogramación.

PDF original: ES-2727124_T3.pdf

 

Patentes similares o relacionadas:

Método de planificación de ordenador virtual, del 24 de Junio de 2020, de HITACHI, LTD.: Un método de planificación para un ordenador virtual en un sistema informático en el que están instalados un OS anfitrión y un ordenador virtual, donde un […]

Aparatos y procedimientos de ampliación de servicios de aplicaciones, del 12 de Febrero de 2020, de QUALCOMM INCORPORATED: Un procedimiento para ampliar servicios de un dispositivo de usuario, que comprende: identificar una primera aplicación residente en el dispositivo […]

Función de interrupción de seguimiento de advertencias, del 25 de Diciembre de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un sistema informático para facilitar el procesamiento en un entorno informático, comprendiendo dicho sistema informático: una memoria; y un procesador […]

Aumento de protocolo de coherencia para indicar estado de transacción, del 4 de Diciembre de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método implementado por ordenador para implementar un protocolo de coherencia, comprendiendo el método: enviar , por un procesador (112a) solicitante, […]

Módulo de interfaz, del 14 de Agosto de 2019, de AMADEUS S.A.S.: Un programa informático que comprende un módulo de interfaz para interactuar entre un módulo de comunicaciones y una pluralidad de instancias de módulos […]

Servidor de pasarela con micronúcleo, del 15 de Mayo de 2019, de Cassidian Cybersecurity SAS: Servidor de pasarela , caracterizado por que comprende: • un primer subsistema , con un nivel de medios , un nivel de comunicación y un […]

Virtualización del espacio de configuración, del 15 de Mayo de 2019, de Microsoft Technology Licensing, LLC: Un procedimiento para gestionar las comunicaciones entre una máquina virtual y un dispositivo de I/O mediante una capa de virtualización, […]

Gestor de procesos mejorado, del 9 de Mayo de 2019, de Bull S.A.S: Gestor de procesos informáticos, que comprende: - una memoria de datos de proceso , y - una unidad de procesamiento de proceso , capaz de ejecutar […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .