Filtro de RFI/EMI para un sistema de accionamiento de motores de frecuencia variable.
(17/12/2014) Filtro de RFI/EMI para un sistema de accionamiento de motores de frecuencia variable, que incluye un variador de frecuencia y un motor , comprendiendo el filtro:
una bobina de choque de modo común ;
una pluralidad de elementos conductores de alimentación que interconectan dicho motor con dicho variador de frecuencia y que pasan a través de dicha bobina de choque;
un apantallamiento de tierra ;
un conductor de retorno de modo común que comprende una pluralidad de elementos conductores de retorno (90a, 90b, 90c), estando cada uno de ellos interconectado entre dicho variador de frecuencia y dicho motor y dispuesto dentro de dicho apantallamiento y pasando a través…
Memoria dinámica basada en un almacenamiento de un solo electrón.
(03/12/2014) Celda de memoria, que comprende:~
una región de canal situada entre una región de fuente y una región de drenaje , estando formadas dicha región de fuente y dicha región de drenaje dentro de un sustrato de semiconductor dopado , y caracterizada por que comprende:
dos regiones de potencial mínimo en el sustrato de semiconductor ,
siendo cada una de dichas regiones de potencial mínimo una región del sustrato de semiconductor, en la cual el dopante está ausente, siendo cada una de las regiones de potencial mínimo capaz de almacenar por lo menos un portador de carga;
estando cada una de dichas regiones de potencial mínimo…
Método de fabricación de un dispositivo de memoria de un solo electrón utilizando una máscara submicrónica.
(12/11/2014) Método de fabricación de un dispositivo de memoria de almacenamiento de carga, que comprende:
formar una máscara submicrónica mediante las etapas siguientes:
formar un primer islote de nitruro de silicio sobre un sustrato ;
formar una capa de polisilicio sobre dicho primer islote de nitruro de silicio ;
atacar químicamente el material de polisilicio de dicha capa de polisilicio para formar cuatro estructuras de polisilicio en las paredes laterales de dicho primer islote de nitruro de silicio ;
eliminar dicho primer islote de nitruro de silicio ; y
atacar químicamente tres de dichas cuatro…
Arquitectura central en serie de memoria no volátil.
(03/09/2014) Sistema de memoria que comprende:
banco de memoria para suministrar datos de lectura de flujo de bits en serie en respuesta a una operación de lectura y para recibir datos de escritura de flujo de bits en serie en respuesta a una operación de escritura; y
ruta de datos en serie para unir los datos de lectura del flujo de bits en serie y los datos de escritura del flujo de bits en serie entre el banco de memoria y una interfaz de entrada/salida ;
donde la ruta de datos en serie incluye un mediador de datos para recibir datos de acceso en serie desde la interfaz de entrada/salida, donde los datos de acceso incluyen un comando y una dirección,
donde el mediador de datos incluye
convertidor de datos de comando para convertir el comando y la dirección en un formato paralelo, e
interruptor de…
Arquitectura de DRAM de alta velocidad con una latencia de acceso uniforme.
(16/07/2014) Memoria Dinámica de Acceso Aleatorio (DRAM) que comprende:
una celda de memoria acoplada a un par de líneas de bit y a una línea de palabra;
un dispositivo de habilitación de líneas de palabra acoplado a la línea de palabra para poner en estado activo la línea de palabra;
un amplificador de detección acoplado al par de líneas de bit para detectar niveles de voltaje en el par de líneas de bit y restaurar una carga en la celda de memoria;
un circuito de ecualización de líneas de bit acoplado al par de líneas de bit para precargar el par de líneas de bit; y caracterizada por que la DRAM incluye
un circuito de temporización para recibir una señal de control y controlar el circuito de ecualización de líneas de bit, el dispositivo de habilitación de líneas de palabra, y el amplificador de detección;
en la que,
en un primer flanco de la…
Control de impedancia dinámica para memorias intermedias de entrada/salida.
(25/06/2014) Circuito de excitación y terminación, que comprende:
una red de pull-up de impedancia variable que tiene una primera pluralidad de 5 transistores ; una red de pull-down de impedancia variable que tiene una segunda pluralidad de transistores ; estando configurada cada una de entre la red de pull-up y la red de pull-down para presentar una impedancia deseada variando el número de transistores activados;
una primera pluralidad de bits de control de un bus de control de impedancia para establecer una configuración de terminación de la red de pull-up ;
una segunda pluralidad de bits de control del bus…