CIP-2021 : G06F 13/24 : utilizando la interrupción (G06F 13/32 tiene prioridad).
CIP-2021 › G › G06 › G06F › G06F 13/00 › G06F 13/24[3] › utilizando la interrupción (G06F 13/32 tiene prioridad).
G FISICA.
G06 CALCULO; CONTEO.
G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N).
G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de procesamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16).
G06F 13/24 · · · utilizando la interrupción (G06F 13/32 tiene prioridad).
CIP2021: Invenciones publicadas en esta sección.
Procedimiento para hacer funcionar un sistema de transmisión de datos y sistema de transmisión de datos.
(29/04/2020) Procedimiento para hacer funcionar un sistema de transmisión de datos en el que - un primer equipo de transmisión de datos está conectado con una primera línea de datos que está conectada con una primera interfaz de datos de un aparato de control,
- un segundo equipo de transmisión de datos está conectado con una segunda línea de datos que está conectada con una segunda interfaz de datos del aparato de control, y
- a través de la primera interfaz de datos se transmiten datos, en donde se impide una transmisión de datos a través de la segunda interfaz de datos, en donde el primer equipo de transmisión de datos y el segundo equipo de transmisión de datos del aparato de control se usan para la transmisión de datos,
en donde un abastecimiento de energía se desconecta de la segunda interfaz de datos para impedir la transmisión…
Controlador lógico programable.
(22/04/2020) Un controlador lógico programable, PLC, que tiene una pluralidad de módulos de comunicación, el PLC que comprende:
un módulo de control que se configura para realizar una operación de control de acuerdo con un programa preestablecido; un primer módulo de comunicación que se configura para transmitir un comando de control desde el módulo de control a al menos uno de los primeros dispositivos externos y ; y un segundo módulo de comunicación que se configura para transmitir el comando de control desde el módulo de control a al menos uno de los segundos dispositivos externos y ,
en donde los primer y segundo módulos de comunicación y se configuran para transmitir datos externos al módulo de control mediante un cable de transmisión…
Función de interrupción de seguimiento de advertencias.
(25/12/2019) Un sistema informático para facilitar el procesamiento en un entorno informático, comprendiendo dicho sistema informático:
una memoria; y
un procesador de anfitrión y uno o más procesadores virtuales, siendo el uno o más procesadores virtuales un modo diferente del procesador de anfitrión, el procesador de anfitrión en comunicación con la memoria, en el que el sistema informático está configurado para realizar un método, dicho método caracterizado por comprender:
proporcionar por un sistema operativo anfitrión a un sistema operativo de invitado que se ejecuta en el uno o más procesadores virtuales una indicación de función de seguimiento de advertencias instalada que indica la instalación de una función de seguimiento de advertencias en el entorno informático, la indicación de instalación que va a obtenerse por el sistema operativo de invitado,…
Procedimiento de control de desbloqueo y dispositivo terminal.
(13/11/2019) Un procedimiento de control de desbloqueo, que comprende:
adquirir (S101), mediante un dispositivo terminal tras detectar una operación táctil realizada por un usuario en un módulo de identificación de la huella dactilar del dispositivo terminal cuando el dispositivo terminal se encuentra en un estado de pantalla desactivada, una imagen de huella dactilar original y realizar un proceso de identificación de la huella dactilar en la imagen de huella dactilar original,
activar una solicitud de interrupción tras detectar una operación de presión realizada por el usuario en el módulo de identificación de la huella dactilar del dispositivo terminal durante el proceso de adquisición de la imagen de huella dactilar original y realizar el proceso de…
Procedimiento y dispositivo de tratamiento de interrupciones en un sistema multiprocesador.
(14/08/2019) Procedimiento de tratamiento de interrupciones en un controlador de periféricos autónomo para un sistema informático multiprocesador, estando este procedimiento caracterizado porque comprende las etapas siguientes,
- recepción de una orden para la ejecución de una operación de entrada/salida y de un identificador del dispositivo del cual se recibe dicha orden;
- ejecución de dicha operación de entrada/salida vinculada a dicha orden recibida;
- obtención de dicho identificador del dispositivo del cual se recibe dicha orden después de la ejecución de dicha operación de entrada/salida vinculada a dicha orden recibida;
- identificación de un destinatario de…
Agrupación digital de interrupciones desde dispositivos periféricos.
(10/04/2019) Un circuito integrado que comprende:
un convertidor de analógico a digital configurado para digitalizar una tensión, recibida en un terminal de señal del circuito integrado acoplable a una pluralidad de dispositivos periféricos mediante una escala de resistores R-2R , en una pluralidad de bits de interrupción correspondientes a la pluralidad de dispositivos periféricos, caracterizado por que cada bit de interrupción tiene un valor binario indicativo de un estado de interrupción de un correspondiente dispositivo periférico; y por
un circuito lógico configurado para procesar la pluralidad de bits de interrupción para identificar si al menos uno de los dispositivos periféricos está…
Convertir una interrupción señalada por mensaje en una notificación de evento de adaptador de I/O.
(25/03/2015) Un método de gestión de peticiones de interrupción en un entorno informático, caracterizado por comprender los pasos de:
en respuesta a ejecutar una operación de interrupciones de registro de instrucción Modificar los Controles de Función de PCI (MPFC) que especifica un gestor de función de un adaptador, especificar en una tabla localizada en un centro de entrada/salida (I/O) acoplado al adaptador, una ubicación en la memoria del sistema de un vector de bit de interrupción de adaptador (AIBV) del adaptador, el AIBV incluido en una formación de uno o más AIBV y una ubicación en la memoria del sistema de un bit de resumen de interrupción de adaptador (AISB) de una formación de AISB;
recibir desde el adaptador una petición de interrupción; y
en…
DISPOSITIVO PARA LA GESTION DE EVENTOS.
(16/10/2005). Solicitante/s: CYRIX CORPORATION. Inventor/es: BRIGHTMAN, THOMAS B., DUNLAP, FREDERICK S., FUNK, ANDREW D.
UN SISTEMA DE PROCESAMIENTO QUE TIENE UNA ARQUITECTURA DE SUBSISTEMA VIRTUAL EMPLEA UN MECANISMO DE MODO DE GESTION DE SISTEMA REENTRANTE Y MANEJADORES DE DISPOSITIVOS JUNTO CON RECURSOS DE HARDWARE REMAPLEABLES PARA SIMULAR SUBSISTEMAS FISICOS, TODO ELLOS TRANSPARENTE PARA LOS PROGRAMAS DE APLICACION QUE SE ESTAN EJECUTANDO SOBRE EL SISTEMA DE PROCESAMIENTO.
TERMINAL PROGRAMABLE PARA LA CAPTURA DE DATOS.
(16/02/2003). Ver ilustración. Solicitante/s: UNIVERSIDAD DE ALCALA.. Inventor/es: RICO LOPEZ,RAFAEL, JIMENEZ GARCIA-BAQUERO,JULIO CESAR.
Consiste en un terminal inteligente para captura de datos que, en el momento del arranque, solicita al computador anfitrión que le sea transferido el programa a ejecutar. Esta característica le confiere una enorme versatilidad. Ha sido diseñado para trabajar en bus de campo siendo el computador anfitrión el que gobierna dicho bus. Es un terminal de bajo coste por dos motivos. En primer lugar, por su concepción modular: unidad central , controladores y periféricos , lo que permite la interconexión de los módulos para formar el terminal y la conexión directa al PC de cada uno de los módulos separadamente. Y, en segundo lugar, porque el módulo unidad central se ajusta a la arquitectura de E/S del PC así como a su arquitectura software (en especial a la tabla de vectores de interrupción) con lo que las aplicaciones desarrolladas sobre PC corren igualmente sobre nuestro diseño, es decir, no son necesarias herramientas de desarrollo especiales.
GRADACION EXPANSIVA DE CPU CON RECONOCIMIENTO DE SUBCLASE DE INTERRUPCION DE E/S.
(16/09/2001) UNA INTERFACE DE LA CPU QUE RECONOCE UN GRAN NUMERO DE COLAS DE INTERRUPCION DE E/S EN UN SISTEMA DE PROCESAMIENTO DE DATOS LOGICAMENTE DIVIDIDO. DIFERENTES PARTICIONES PUEDEN CONTENER DIFERENTES SISTEMAS OPERATIVOS HUESPED. LA INTERFACE DE LA CPU CONTROLA HASTA QUE PUNTO RESPONDEN LAS CPUS A LAS INTERRUPCIONES DE E/S PUESTAS EN NUMEROSAS COLAS CONTROLADAS POR EL HARDWARE. UN PROGRAMA HIPERVISOR PRINCIPAL COMUNICA CON LOS SISTEMAS OPERATIVOS HUESPED. LOS HUESPEDES UTILIZAN LAS INTERRUPCIONES DE E/S EN EL CONTROL DE LA COMUNICACION DE SUS PROGRAMAS EN LAS CPUS DE UN SISTEMA. LA INVENCION PERMITE QUE LAS DIFERENTES PARTICIONES HUESPED DEL SISTEMA EXCEDAN EL NUMERO DE SUBCLASES DE INTERRUPCION DE E/S (ISCS) CONSTRUIDAS EN EL SISTEMA, Y PERMITE QUE LOS CONTROLES DE COMUNICACION…
SISTEMA DE ORDENADOR VIRTUAL PROVISTO DE CONTROLES DE INTERRUPCION DE ENTRADA/SALIDA MEJORADOS.
(16/10/1998) UN SISTEMA DE ORDENADOR VIRTUAL INCLUYE UNA PLURALIDAD DE MAQUINAS VIRTUALES (A, B) QUE FUNCIONAN EN UNA UNIDAD DE PROCESAMIENTO CENTRAL CON TIEMPO COMPARTIDO, UNA UNIDAD DE ENTRADA/SALIDA QUE GENERA UN PEDIDO DE INTERRUPCION DE ENTRADA/SALIDA, Y UNA PARTE GENERADORA DE INSTRUCCIONES ESPECIFICAS PARA GENERAR UNA INSTRUCCION ESPECIFICA QUE INDICA PRIORIDAD PARA UNA DE LAS MAQUINAS VIRTUALES QUE ESTE FUNCIONANDO. EL SISTEMA INCLUYE ADEMAS UNA PARTE DE DECISION PARA DETERMINAR SI LA PETICION DE INTERRUPCION DE ENTRADA/SALIDA DIRECCIONADA A UNA DE LAS MAQUINAS VIRTUALES TIENE UNA PRIORIDAD IGUAL A LA INDICADA POR LA INSTRUCCION ESPECIFICA Y PARA GENERAR UNA SEÑAL DE ACEPTACION DE INTERRUPCION CUANDO EL RESULTADO DE LA DECISION ES AFIRMATIVO. ADEMAS, EL SISTEMA INCLUYE UNA PARTE CONTROLADORA PARA TRANSFERIR EL DERECHO A UTILIZAR…
DISPOSICION CON UNIDADES FUNCIONALES ENCHUFABLES.
(16/01/1998). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: BOZENHARDT, JOHANNES, ABERT, MICHAEL, BLOCK, SIEGFRIED, LEIGSNERING, FRANZ, PFATTEICHER, WERNER, SCHEWE, FRANZ-CLEMENS.
LA INVENCION SE REFIERE A UNA DISPOSICION CON UNA PLURALIDAD DE PUNTOS (SP1, ...,SP4) ENCHUFABLES, QUE ESTAN INTERCONECTADOS POR MEDIO DE UN SISTEMA BUS (SYB) CON DATOS Y LINEAS DE CONTROL, DENTRO DE LOS CUALES AL MENOS UNA CPU (CP) ESTA ENCHUFADA Y SE DISPONE DE UNA PLURALIDAD DE DISPOSITIVOS (PE1, PE2, PE4) PERIFERICOS FUNCIONALES QUE PUEDEN SER CONECTADOS DE FORMA CORRESPONDIENTE. LA DISPOSICION ESTA CONSTITUIDA DE TAL MODO QUE LA UNIDAD CPU (CP) RECONOCE DE FORMA RAPIDA UN ENCHUFE EN UNA UNIDAD QUE DISPARA UNA ALARMA. LA INVENCION ES APLICABLE PARA EL ALMACENAMIENTO DE CONTROLES PROGRAMABLES.
METODO DE CONSERVAR EN MEMORIA Y EDITAR DATOS EN UN SISTEMA DE TELEVISION Y APARATO PARA EL MISMO.
(01/06/1996). Ver ilustración. Solicitante/s: GOLDSTAR CO. LTD.. Inventor/es: DONG HO, CHANG.
METODO DE CONSERVAR EN MEMORIA Y EDITAR DATOS EN UN SISTEMA DE TELEVISION Y APARATO PARA EL MISMO. EL METODO INCLUYE LA DETERMINACION DEL SIGNIFICADO DE UNA INTERRUPCION DE TECLA Y LA EJECUCION DEL CORRESPONDIENTE PROGRAMA. EL APARATO TIENE FUNCIONES DE TELETEXTO Y UNA SECCION DE PROCESO DE RECEPCION DE TELETEXTO. INCLUYE TAMBIEN UN MANDO A DISTANCIA CON EL QUE SE PUEDEN SELECCIONAR LAS DISTINTAS FUNCIONES DE AYUDAR A LA EDICION, TAL COMO LA REALIZACION DE CARACTERES, BORRADO DE CARACTERES, FIJACION DE LA POSICION DEL CURSOR, Y LA CONMUTACION DE LOS MODOS, LA CONSTRUCCION DE FAMILIAS DE TIPOS Y EL ACCIONAMIENTO DE LAS TECLAS DE CARACTERES MEDIANTE EL USO DE TECLAS DE AYUDA A LA EDICION. LA INVENCION SE APLICA EN SISTEMA DE TV PARA PERMITIR QUE EL USUARIO EDITE Y CONSERVE MENSAJES.
ORDENADOR CON DIVERSOS CUERPOS CONECTABLES.
(16/09/1995). Solicitante/s: FORCE COMPUTERS GMBH. Inventor/es: SKORDOU, EVANGELOS, HOFMANN, STEFAN.
SE HA PREVISTO UN DISPOSITIVO DE DETENCION PARA LA TRANSMISION DE LA SEÑAL DE INTERRUPCION ENTRE LOS CUERPOS CONECTABLES DE UN ORDENADOR. ESTE DISPOSITIVO, SITUADO EN LOS CIRCUITOS , TRANSMITE CORRECTAMENTE LA SEÑAL DE INTERRUPCION, INDEPENDIENTEMENTE DE QUE EL ORDENADOR TENGA UNO O VARIOS CUERPOS. POR OTRA PARTE ESTE DISPOSITIVO GARANTIZA QUE LA INTERRUPCION SE LLEVE A CABO ADECUADAMENTE EN LOS DIVERSOS CUERPOS CONECTABLES.
SISTEMA DE PROCESAMIENTO DE DATOS.
(16/04/1995). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: ABERT, MICHAEL.
EN SISTEMAS DE ORDENADOR EN LOS QUE LAS UNIDADES INDIVIDUALES ESTAN UNIDAS ENTRE SI MEDIANTE CONEXIONES DE BUS (DB, AB, UB), ES USUAL QUE LAS UNIDADES DE LA PERIFERIA EMITAN A TRAVES DE UNA CONDUCCION (UB) CONJUNTA A LA UNIDAD CENTRAL. PARA LA RAPIDA IDENTIFICACION DE LAS UNIDADES QUE EMITEN LAS SEÑALES DE INTERRUPCION, LA UNIDAD CENTRAL EMITE UNA DIRECCION DE IDENTIFICACION PARA SEÑALES DE INTERRUPCION, A CUYA RECEPCION LAS UNIDADES QUE EMITEN UNA SEÑAL DE INTERRUPCION, CONECTAN SU DIRECCION EN EL CODIGO (1 DE N) A LAS CONDUCCIONES DE DATOS. EL INVENTO PUEDE EMPLEARSE EN SISTEMAS DE AUTOMATIZACION Y COMPUTERIZACION.
SISTEMA DE COMPUTADOR CON CONVERSION DE MODO DE COMANDOS DE COMPUTADOR.
(16/12/1992). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION. Inventor/es: HEATH, CHESTER ASBURY, JACKSON, KEVIN MICHAEL, JUDICE, DARRYL EDMOND, PESTONJI, HOSHANG RATAN.
UN SISTEMA DE COMPUTADOR PERSONAL CON UN CONTROLADOR DE INTERRUPCION ASOCIADO SE DISEÑA PREFERIBLEMENTE PARA FUNCIONAR CON PROGRAMAS Y RESPONDE PARA INTERRUMPIR COMANDOS RELACIONADOS EN UN MODO, TAL COMO UN MODO SENSIBLE DE NIVEL, PERO ESTA PROVISTO CON CIRCUITERIA QUE POSIBILITA AL SISTEMA PARA CONVERTIR Y RESPONDER PARA INTERRUMPIR COMANDOS DE SOFTWARE EN OTRO MODO, TAL COMO UN MODO SENSIBLE DE BORDE, TRATANDO ENTONCES EL SISTEMA A LAS SEÑALES EN MODO DE BORDE COMO SI FUERAN SEÑALES EN MODO DE NIVEL.
DISPOSITIVO ANTIPARASITARIO PARA LAS LINEAS DE INTERRUPCION DE UN MICROPROCESADOR.
(01/09/1990). Solicitante/s: REGIE NATIONALE DES USINES RENAULT. Inventor/es: JOUSSELIN, JEAN-MARC.
ESTE DISPOSITIVO ANTIPARASITARIO CONSTA DE UN CONTROLADOR DE INTERRUPCIONES UNIDO A UN MICROPROCESADOR CUYAS ENTRADAS (EC), A LAS QUE LLEGAN LAS SEÑALES DE INTERRUPCION, ESTAN CONECTADAS DIRECTAMENTE A LAS ENTRADAS (EM) DEL MICROPROCESADOR . EL SUBPROGRAMA DE INTERRUPCION DEL MICROPROCESADOR ADEMAS RECONOCE LA PRESENCIA DE PARASITOS ANTES DE DECIDIR LA CONTINUACION DE SU CICLO.
SISTEMA DE PROCESO DE DATOS.
(01/07/1987). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.
SISTEMA DE PROCESO DE DATOS. COMPRENDE: UN PROCESADOR PRINCIPAL CONECTADO POR UN CANAL A UN CONTROLADOR DE MEMORIA ; UNA LINEA PRINCIPAL DE ENTRADA/SALIDA QUE CONECTA EL CONTROLADOR CON UNA PLURALIDAD DE DISPOSITIVOS DE ENTRADA/SALIDA INCLUYENDO UN DISCO FIJO, O ARCHIVO RIGIDO , UNA UNIDAD DE DISCO FLEXIBLE , UNA IMPRESORA , UNA PRESENTACION DE VIDEO Y UN TECLADO ; UNA PLACA O TARJETA DE CIRCUITOS UNIDA A LA LINEA PRINCIPAL DE ENTRADA/SALIDA; Y UN FILTRO DE INTERRUPCIONES UTILIZADO EN EL CONTROL DE INTERRUPCIONES ASOCIADO CON EL COPROCESADOR. TIENE APLICACION EN EL CAMPO DE LA INFORMATICA.
UN CIRCUITO ADAPTADOR DE INTERRUPCION DE UTILIZACION COMPARTIDA PARA PERMITIR LA UTILIZACION COMPARTIDA DE NIVELES DE INTERRUPCION,DE APLICACION A ORDENADORES.
(16/12/1986). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.
CIRCUITO ADAPTADOR DE INTERRUPCION DE UTILIZACION COMPARTIDA. COMPRENDE UN GENERADOR DE IMPULSOS QUE TIENE UNA SALIDA DE COLECTOR ABIERTO O TRIESTADO CONECTADA A UNA LINEA DE INTERRUPCION EXTERNA COMPARTIDA POR OTROS CIRCUITOS SIMILARES. UNA SEÑAL DE INTERRUPCION INTERNA ACTIVA (UNIDAD DE TARJETA) HACE QUE EL GENERADOR PRODUZCA IMPULSOS. LA LINEA DE INTERRUPCION EXTERNA ESTA REALIMENTADA Y RETENIDA SOBRE UNA ENTRADA DE INHABILITACION DEL GENERADOR DE IMPULSOS, DE FORMA QUE CUALQUIER IMPULSO PRESENTE EN LA LINEA DE INTERRUPCION EXTERNA IMPIDE LA GENERACION ADICIONAL DE IMPULSOS. DE APLICACION EN ORDENADORES.
PROCEDIMIENTO PARA CONTROLAR INTERRUPCIONES ENTRE PROCESADORES DE UN SISTEMA DE PROCESADORES MULTIPLES.
(16/09/1984). Solicitante/s: WESTERN ELECTRIC COMPANY, INC..
PROCEDIMIENTO PARA CONTROLAR INTERRUPTORES ENTRE PROCESADORES DE UN SISTEMA DE PROCESADORES MULTIPLES, DONDE LA INFORMACION SE COMUNICA ENTRE PROCESADORES POR UN MEDIO DE COMUNICACION.COMPRENDE LAS SIGUIENTES ETAPAS: PRIMERA, SE COMUNICA DESDE UN PROCESADOR TRANSMISOR A UN PROCESADOR FUENTE, POR EL MEDIO DE COMUNICACION, UN VECTOR DE INTERRUPCION DEL PROCESADOR TRANSMISOR; SEGUNDA, SE ALMACENA EL VECTOR DE INTERRUPCION EN UNA MEMORIA DE PRIORIDAD DE SALIDA SEGUN EL ORDEN DE ENTRADA EN EL PROCESADOR FUENTE; Y POR ULTIMO, SE PROPORCIONA EN SECUENCIA AL PROCESADOR FUENTE UNA SEÑAL DE INTERRUPCION PORCADA VECTOR DE INTERRUPCION PUESTO EN FILA DE ESPERA.
PERFECCIONAMIENTOS EN DISPOSITIVOS DE INTERRUPCION DE MULTIPROCESOS.
(07/02/1984). Solicitante/s: WESTERN ELECTRIC COMPANY, INC..
PERFECCIONAMIENTOS EN DISPOSITIVOS DE INTERRUPCION DE MULTIPROCESOS.CONSISTE EN UNA MEMORIA DE PRIORIDAD DE SALIDA SEGUN EL ORDEN DE ENTRADA (FIFO), DESTINADO A PONER EN FILA DE ESPERA VECTORES DE INTERRUPCION RECIBIDOS POR EL SISTEMA Y PARA PROPORCIONAR EN SECUENCIA A UN PROCESADOR CORRESPONDIENTE UNA SEÑAL DE INTERRUPCION POR CADA VECTOR EN FILA DE ESPERA. CONSTA DE UNOS PROCESADORES INDIVIDUALES UN BUS DEL SISTEMA , UNAS INTERFASES DEL BUS , UNOS CPU , UNAS MEMORIAS COMPARTIDAS 0T QUE PUEDEN SER DE ACCESO ALEATORIO, UNOS CONTROLADORES DE INTERRUPTORES PROGRAMABLES QUE SIRVEN PARA RECIBIR UNA SEÑAL DE INTERRUPCION Y PARA PROCESAR LA SEÑAL DE FORMA QUE EL CPU DEJA LA TAREA QUE ESTUVIERA PROCESANDO, Y DE UNAS FILAS DE ESPERA DE INTERRUPTORES DE FIFO.
UN SISTEMA DE TRATAMIENTO DE DATOS PARA TRANSFERIR OCTETOS DE DATOS.
(16/12/1982). Solicitante/s: HONEYWELL BULL INC.
SISTEMA DE TRATAMIENTO DE DATOS EN UN AMBIENTE DE COMUNICACIONES PARA TRANSFERIR OCTETOS DE DATOS. CONSTA DE UNA LINEA GENERAL DE SISTEMA; DE UNA UNIDAD CENTRAL DE TRATAMIENTO ; DE UN SUBSISTEMA DE COMUNICACIONES QUE INCLUYE UN CONTROLADOR DE COMUNICACIONES ACOPLADO A LA LINEA GENERAL DE SISTEMA Y UNA PLURALIDAD DE ADAPTADORES DE LINEA; DE UNA MEMORIA PRINCIPAL ACOPLADA A LA LINEA GENERAL DE SISTEMA PARA ALMACENAR LOS OCTETOS DE DATOS; Y DE UN SELECTOR MULTIPLE DE COMUNICACIONES ACOPLADO A LA LINEA GENERAL DE SISTEMA Y A UNA PLURALIDAD DE DISPOSITIVOS DE ENTRADA-SALIDA, PARA TRANSFERIR DICHOS OCTETOS DE DATOS A LA MEMORIA PRINCIPAL Y A DICHA PLURALIDAD DE DISPOSITIVOS DE ENTRADA-SALIDA.
