(28/06/2013) Un módulo de circuito de un controlador de lógica programable PLC que comprende: una memoria interna configurada para almacenar información de configuración; una interfaz de comunicación configurada para obtener información de configuración externa desde una fuente de configuración externa, dicha interfaz de comunicación que comprende: una interfaz de red configurada para comunicar a través de una red de comunicación; y una interfaz de PLC configurada para comunicar con un módulo de controlador del PLC; y un procesador configurado para: soporta un primer componente que se asocia con una configuración basada en web; y determinar un escenario de configuración…

(30/05/2013) Método para el control seguro de la exclusividad de un estado binario, activo/ pasivo de unidades redundantes que comprende: - una transmisión por un dispositivo de comunicación exclusivo de una señal de exclusividad ( SB )relativa a la exclusividad de dicho estadopor lo menos a un medio de control integrado en cadauna de dichas unidades - un control y una confirmación de la exclusividad de dicho estado por dicho medio de control ,caracterizado porque - una transmisión por cada unidad redundante activa de una señal de identificación ( A11 S , A21 S ) adicho dispositivo de comunicación exclusivo , dicha señal de identificación ( A11 S , A21 S ) es específicaa cada unidad que la transmite, - una recepción por dicho dispositivo de comunicación exclusivo de por lo…

(08/05/2012) Sistema de almacenamiento de datos, en particular sistema de almacenamiento basado en RAID, con varias unidades de memoria, que están asignadas a un nivel de sistema de almacenamiento, pudiendo direccionarse todas las unidades de memoria de manera individual por parte de una administración de sistema de almacenamiento en el nivel de sistema de almacenamiento, y en las cuales se forman por lo menos dos grupos de redundancia de unidades de memoria, siendo asignada conjuntamente por lo menos una de las unidades de memoria a más de uno de dichos por lo menos dos grupos de redundancia y a dos grupos de redundancia cualquiera de entre dichos por lo menos dos grupos de redundancia, respectivamente, como máximo a una de las unidades de memoria, siendo realizadas las diversas unidades de memoria,…

(16/12/2004) PARA QUE EN UNA UNIDAD DE FUNCIONAMIENTO PARA UN LUGAR ENCHUFABLE DE UN CONTROL PROGRAMABLE CON MEMORIA PREVISTO CON MULTIPLES LUGARES DE ENCHUFE, DONDE LA UNIDAD DE FUNCIONAMIENTO ABARCA CONEXIONES PARA UN BUS DE SISTEMA, UN BUS DE DIRECCION, Y UN BUS DE CONTROL Y CON UNA CPU COORDINADA POR MEDIO DE ACCESOS DE ESCRITURA Y DE LECTURA PUEDAN SER COMUNICADA Y DONDE LA CPU PUEDA CEDER SEÑALES A TRAVES DEL BUS DE CONTROL, QUE MUESTRAN UNIDADES DE FUNCIONAMIENTO, LA CPU ESTA ENCHUFADA RESPECTIVAMENTE PARA LA SEÑALIZACION EN UN LUGAR ENCHUFABLE, Y PARA SUAVIZAR LAS RESTRICCIONES DE SISTEMAS PROGRAMABLES CON MEMORIA HABITUALES CON REFERENCIA A LA SEÑALIZACION…

(16/09/2003) SE PRESENTA UN SISTEMA DE INTERFAZ DE CONTROL DE PROCESOS CON UNA RED DE UNIDADES INFORMATICAS DE ENTRADA/SALIDA DE REDUNDANCIA TRIPLE . EL SISTEMA INCLUYE DIVERSAS UNIDADES INFORMATICAS AUTONOMAS DE REDUNDANCIA TRIPLE LOCALIZADAS A DISTANCIA , CONECTADAS A LOS ORDENADORES REDUNDANTES DE CONTROL DE PROCESOS DE TOMA DE DECISIONES A TRAVES DE UNA RED DE COMUNICACIONES BIDIRECCIONAL QUE DISPONE DE AL MENOS DOS CANALES DE COMUNICACION ACTIVOS COINCIDENTES . CADA UNA DE LAS UNIDADES INFORMATICAS DE CAMPO INCLUYE UN CONJUNTO DE AL MENOS TRES ORDENADORES DE CAMPO REDUNDANTES PARA SOMETER A ARBITRAJE A LAS SEÑALES DE ENTRADA Y DE SALIDA. LAS UNIDADES INFORMATICAS DE CAMPO TAMBIEN…

(01/05/2003) SE DESCRIBE UN APARATO ELECTRONICO CON UN MICROPROCESADOR O MICROCONTROLADOR, UNA MEMORIA PERMANENTE Y UN LUGAR DE INTERFAZ. EL APARATO MUESTRA UN MICROPROCESADOR O UN MICROCONTROLADOR, UN COMPONENTE DE MEMORIA PERMANENTE Y OTROS MEDIOS, QUE PERMITEN QUE EL CONTENIDO DE DATOS DE UN COMPONENTE DE MEMORIA CORRESPONDIENTE PUEDA SER TRANSMITIDO EN UN OTRO APARATO CORRESPONDIENTE DE FORMA SENCILLA CON LA MEMORIA PERMANENTE. EL APARATO CONTIENE CON ELLO LA CAPACIDAD DE DUPLICIDAD DE LAS PROPIEDADES DE BASE DE DATOS PARA SU "MEJORA" O PARA SU AUTODUPLICACION. ADEMAS SE DESCRIBE UN PROCEDIMIENTO, QUE ES REALIZABLE SEGUN UNA APLICACION DE DUPLICACION DE ESTE TIPO. BAJO LA…

(16/01/2002) LA INVENCION SE REFIERE A UN PROCEDIMIENTO PARA COMUNICACION DE TOLERANCIA DE FALLOS BAJO ALTAS CONDICIONES DE TIEMPO REAL EN UN MECANISMO DE RED LOCAL, DONDE UNA ARQUITECTURA BUS DOBLE SE UTILIZA PARA LA COMUNICACION DE FALLO Y PARA LA TOLERANCIA DEL SENSOR BUS GLOBAL. PARA GARANTIZAR LA CONSISTENCIA EN CASO DE FALLO Y EL MANTENIMIENTO DE LAS DISPOSICIONES DE TIEMPO CON REFERENCIA A LA TRANSMISION DE DATOS SE PROPONE UN MECANISMO DE RECONOCIMIENTO DE FALLOS ACTIVO Y EN LA DIRECCION CORRESPONDIENTE. EN UNO DE LOS SISTEMAS BUS REDUNDANTES SE TRANSMITEN EN OPERACION LIBRE DE FALLO TODOS LOS DATOS DE PROCESO Y EN OTROS SISTEMAS BUS LAS INFORMACIONES SOBRE EL ESTADO CORRESPONDIENTE. CADA…

(16/11/2001) LA INVENCION SE REFIERE A UNA MEMORIA CARACTERIZADA PORQUE COMPRENDE AL MENOS UNA SERIE DE CELULAS DE MEMORIA QUE CONTIENEN CELULAS DE MEMORIA, UN CIRCUITO DE REDUNDANCIA QUE CONTIENE AL MENOS UNA CELULA DE MEMORIA REDUNDANTE, Y UN CIRCUITO SELECTOR DE LINEA DE SELECCION DE REDUNDANCIA, QUE TIENE AL MENOS UNA MEMORIA DE ASIGNACION, EN EL QUE PUEDE ALMACENARSE INFORMACION SOBRE ASIGNACION, CON LO CUAL, BASANDOSE EN DICHA INFORMACION SOBRE ASIGNACION, SE PUEDE ASIGNAR AL MENOS UNA CELULA DE MEMORIA REDUNDANTE A AL MENOS UNA CELULA DE MEMORIA. ADEMAS, LA MEMORIA DE ASIGNACION TIENE UNA CELULA DE MEMORIA DE ASIGNACION CON UNA MEMORIA INTERMEDIA PARA ALMACENAR LA INFORMACION SOBRE ASIGNACION. SEGUN EL PROCEDIMIENTO DE PROGRAMACION UTILIZADO,…

(01/03/2001) SE DETECTAN LOS ERRORES EN LOS DATOS ALMACENADOS EN LA MEMORIA DE UN ORDENADOR ANTES DE UTILIZAR LOS DATOS. AL ESCRIBIR UN PROGRAMA EN EL QUE LOS ERRORES EN LOS DATOS CRITICOS DEBAN DETECTARSE ANTES DE UTILIZAR LOS DATOS, SE DECLARA UN TIPO DE DATOS PROTEGIDOS. LA INVENCION SE IMPLEMENTA, PREFERIBLEMENTE, EN UN SISTEMA DE ORDENADOR PERSONAL O EN UN MICROCONTROLADOR DE UN DISPOSITIVO. CUANDO SE INICIALIZA UN ELEMENTO DE DATOS PROTEGIDO, TANTO EL ELEMENTO DE DATOS PROTEGIDO COMO SU CORRESPONDIENTE FORMA DE BITS INVERTIDOS SE ALMACENAN EN MEMORIA. SE UTILIZA UNA FUNCION DE CONSTRUCCION PARA DETERMINAR LA FORMA DE BITS INVERTIDOS. EN CUALQUIER OCASION POSTERIOR EN QUE SE ACCEDA AL ELEMENTO DE DATOS PROTEGIDO PARA SU USO EN ALGUN PROGRAMA DE APLICACION, TANTO EL ELEMENTO DE DATOS PROTEGIDO…

(16/05/1997) SE DESCRIBE UN CONTROL DUPLICADO Y UNA UNIDAD DE PROCESAMIENTO PARA UN EQUIPO DE TELECOMUNICACIONES QUE CONSTA DE DOS UNIDADES DE CONTROL IDENTICAS CONECTADAS CONJUNTAMENTE. CADA UNIDAD DE CONTROL (UC0,UC1) COMPRENDE UNA UNIDAD DE PROCESAMIENTO (UP0,UP1) LAS CUALES PUEDEN ESTAR ACTIVAS O EN ESPERA, UNA MEMORIA DE ACCESO ALEATORIA DE DATOS PERIFERICA (RAM) PARA EL PROCESO DE DATOS DURANTE LA OPERACION, Y VARIOS CIRCUITOS PERIFERICOS CONECTADOS AL RESTO DEL EQUIPO. UN EPROM (MEMORIA SOLO DE LECTURA PROGRAMABLE BORRABLE) (CCL0,CCL1) EN CADA UNIDAD DE PROCESAMIENTO CONTIENE EL FIRMWARE DE SELECCION DE COPIA. LA RAM DE DATOS Y LOS CIRCUITOS PERIFERICOS INCLUYEN UN CIRCUITO DE ACCESO DE DOBLE PUERTA RESPECTIVA (ACC0,ACC1) QUE PERMITE…

(01/03/1997) LA PRESENTE INVENCION TRATA DE UNA ARQUITECTURA PARA CAMBIO DINAMICO DE PROCESADOR DE SERVICIO. ARQUITECTURA PARA CAMBIO DINAMICO DE PROCESADOR DE SERVICIO, CONTENIENDO UN PRIMER PROCESADOR DE SERVICIO CONECTADO POR UNA RED Y UNA UNIDAD DE MANTENIMIENTO (CMU) A UN SISTEMA CENTRAL , SUSODICHO PROCESADOR DE SERVICIO ESTA CONECTADO A UN SEGUNDO PROCESADOR DE SERVICIO POR LA RED Y LA UNIDAD DE MANTENIMIENTO (CMU), CARACTERIZADA EN LO QUE CADA PROCESADOR DE SERVICIO CONTIENE ADEMAS DE LOS PROGRAMAS DE SISTEMA DE EXPLOTACION, UN PROGRAMA SUPERVISOR Y AL MENOS UN SERVICIO DESCOMPUESTO EN DOS APLICACIONES, UNA "CUERPO" COMPUESTA DEL ALGORITMO DEL PROGRAMA,…

(01/01/1996) LA INVENCION SE REFIERE A UNA DISPOSICION PARA PRUEBA DE CAPACIDAD DE FUNCIONAMIENTO DE ESPACIOS DE ALMACENAJE DE DATOS ESCRITURA-LECTURA (4A O 4B) EN EL INTERIOR DE UN COMPUTADOR, CUYA CPU ESTA CONECTADA EN UNA UNIDAD DE DATOS Y DIRECCIONES CON ALMACEN DE DATOS ESCRITURA-LECTURA (4A O 4B). SE CONSIGUE UNA INDEPENDENCIA DEL CURSO DEL PROCESO EN CASOS DE INTERRUPCION DE TRABAJO EN CUALQUIER TIEMPO O UNA AUSENCIA DE RESTRICCIONES DE TIEMPO EN CUALQUIER PRUEBA COMPLEJA DE LOS ALMACENES ESCRITURA-LECTURA (4A Y 4B). PARA ELLO SE DISPONE DE UNA SEPARACION FISICA ENTRE LAS DISTINTAS CANTIDADES DE LUGARES DE ALMACENAMIENTO DE DATOS ESCRITURA-LECTURA (4B O 4A), DE FORMA QUE ESTOS MISMOS LUGARES DE DATOS DE DIRECCIONES , ESTAN EN SERVICIO EN LA CPU . EL CONTROL DE ESTOS ESPACIOS DE ALMACENAMIENTO, YA SEA ESCRITURA O LECTURA (4A Y 4B) SE CONSIGUE…

(01/03/1993) UNA UNIDAD DE CONTROL ES DESCRITA, QUE INCLUYA UNA UNIDAD DE PROCESO CONTROLADA POR UN PROCESADOR DE SERVICIO , Y UNA PLURALIDAD DE ADAPTADORES QUE CAMBIAN DATOS Y / O SEÑALES DE CONTROL CON DICHA UNIDAD DE PROCESO (PU). PARA ASEGURAR UNA OPERACION CONTINUA DE LA UNIDAD DE CONTROL, LOS ADAPTADORES ESTAN COLOCADOS DENTRO DE AL MENOS DOS GRUPOS Y EL PU ESTA COLOCADO DENTRO DE AL MENOS DOS PARTES , CADA GRUPO DE ADAPTADORES SE CONECTA A UNA PARTE DEL PU DEDICADO POR UN BUS PRIMARIO . ADEMAS, EN ORDEN PARA PERMITIR LA RETIRADA DE UN GRUPO DE ADAPTADORES HACIA OTRA PARTE DEL PU SI LA PARTE DEL PU A LA CUAL ES NORMALMENTE CONECTADA ESTA INOPERATIVA, UN DISPOSITIVO INTERRUPTOR BUS…

(01/01/1979) Un sistema de proceso de datos para punto de venta con memoria redundante, caracterizado porque comprende un par de sistemas redundantes en paralelo, uno de los cuales es activo u el otro inactivo, y cada uno de los cuales incluye por lo menos una memoria de lectura/escritura, un dispositivo de entrada/salida y una unidad central del proceso en el que las memorias lectura/escritura cada una normalmente contienen datos constantes y datos dinámicos, esto es, datos que cambian durante el funcionamiento del sistema, conteniendo la memoria de lectura/escritura activa normalmente los datos dinámicos más usuales, medios para elegir selectivamente qué sistema ha de ser activo y cual inactivo, y medios de validación de memoria incluyendo la unidad central de proceso y la memoria de lectura/escritura,…

(01/01/1978) Un sistema perfeccionado de tratamiento de datos que incluye una combinación de: un conjunto de Unidades Centrales de Tratamiento, una pluralidad de dispositivos de entrada-salida y uno o más puestos de operador; teniendo cada una de las unidades centrales de tratamiento uno o más canales de datos; caracterizado porque está dispuesta una unidad de configuración y control que es capaz de establecer configuraciones de sistema específicas desde las unidades centrales de tratamiento y sus canales, los dispositivos de entrada-salida, y el puesto o puestos de operador, comprendiendo la unidad de configuración y control: una unidad de memoria de acceso…