CIP-2021 : G11C 11/56 : utilizando elementos de almacenamiento que tienen más de dos estados estables representados por escalones,
p. ej. de tensión, de corriente, de fase, de frecuencia.
CIP-2021 › G › G11 › G11C › G11C 11/00 › G11C 11/56[1] › utilizando elementos de almacenamiento que tienen más de dos estados estables representados por escalones, p. ej. de tensión, de corriente, de fase, de frecuencia.
G FISICA.
G11 REGISTRO DE LA INFORMACION.
G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597).
G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad).
G11C 11/56 · utilizando elementos de almacenamiento que tienen más de dos estados estables representados por escalones, p. ej. de tensión, de corriente, de fase, de frecuencia.
CIP2021: Invenciones publicadas en esta sección.
Procedimiento para el borrado de una memoria de semiconductor no volátil con radiación ionizante.
(19/03/2019) Procedimiento para el borrado de informacion que esta guardada en una unidad de semiconductor electronica en una pluralidad de elementos de memoria no volatil que presentan una puerta flotante con la siguiente etapa:
irradiacion de la unidad de semiconductor con una radiacion de borrado hasta que la unidad de semiconductor haya absorbido una dosis nominal de la radiacion de borrado ;
penetrando la radiacion de borrado a traves de la unidad de semiconductor y absorbiendose al menos una parte de la radiacion de borrado en la unidad de semiconductor apareciendo un efecto de ionizacion (A; B; C), influyendose en la concentracion…
Dispositivo magnético multicapas, procedimiento para su realización, sensor de campo magnético, memoria magnética y puerta lógica que implementa un dispositivo de este tipo.
(25/04/2018) Dispositivo magnético multicapas, que incluye, sobre un substrato, una alternancia de capas metálicas magnéticas M y de óxidos, de hidruros o de nitruros O, caracterizado:
&bull: por que el número de capas M es al menos igual a dos,
&bull: por que las capas de óxidos, de hidruros o de nitruros O presentan un espesor al menos igual a 0,3 nanómetro y están realizadas a base de elementos elegidos en el grupo que comprende Al, Mg, Ru, Ta, Cr, Hf, Ti, V, Si, Cu, W o sus aleaciones, de tal modo que se formen unos óxidos, hidruros o nitruros estables,
&bull: por que las capas M son continuas, presentan un espesor inferior o igual a 5 nanómetros y tendrían su imantación paralela al plano de las capas en ausencia de las…
MEDIO DE ALMACENAMIENTO MAGNÉTICO DE ALTA DENSIDAD.
(16/06/2016). Solicitante/s: UNIVERSIDAD DE SANTIAGO DE CHILE. Inventor/es: ESCOBAR DONOSO,Roberto Alejandro, ALLENDE PRIETO,Sebastián Eduardo, VARGAS AYALA,Nicolas Manuel, CASTILLO SEPÚLVEDA,Sebastián Rodrigo, ALTBIR DRULLINSKY,Dora Rosa, D'ALBUQUERQUE E CASTRO,Jose, PEREIRA BAHIANA,Monica.
Medio de almacenamiento magnético de alta densidad que está provisto de partículas ferromagnéticas de baja simetría, en donde estas partículas están formadas por segmentos o barras, o sistemas de barras y combinaciones de estas que forman estructuras de diferentes geometrías.
Célula de unión túnel magnética que incluye múltiples dominios magnéticos.
(27/08/2014) Una estructura de unión túnel magnética, (MTJ), que comprende:
una célula MTJ que comprende múltiples paredes laterales que se extienden sustancialmente en perpendicular a una superficie de un sustrato , incluyendo cada una de las múltiple paredes laterales una capa libre para acarrear un dominio magnético único, estando cada uno de los dominios magnéticos únicos adaptado para almacenar un bit de datos, estando la célula MTJ caracterizada por comprender también,
una pared de fondo acoplada a cada una de las múltiples paredes laterales , extendiéndose la pared de fondo sustancialmente en paralelo con la superficie del sustrato…
Memoria no volátil con operación multimodo dinámica.
(09/04/2014) Método para almacenar datos en un dispositivo de memoria flash , comprendiendo el método:
a) recibir una instrucción de programación para programar los datos en el dispositivo de memoria flash ; y
b) determinar que los datos se deben programar en un modo de almacenamiento de un solo bit por celda; caracterizado porque el método incluye además:
c) como respuesta a dicha determinación, comprobar si se encuentran disponibles subdivisiones del dispositivo de memoria flash configuradas para almacenar los datos en el modo de almacenamiento de un solo bit por celda;
d) convertir por lo menos una subdivisión…
Esquema de distribución con umbral multinivel flash.
(08/01/2014) Un dispositivo de memoria que comprende:
Un arreglo de memoria que tiene celdas de memoria dispuestas en filas y columnas caracterizadas porque:
cada celda de memoria es borrable para tener un voltaje umbral de borrado negativo y es programable en unaoperación de programa que tiene al menos un voltaje umbral de programación negativo;
un controlador de línea para controlar selectivamente una línea (WLn) conectada a un terminal de puerta de una celda de memoria con un voltaje de programación para cambiar el voltaje umbral de borrado negativo a almenos un voltaje umbral de programa negativo durante la operación del programa.
Esquema de distribución de umbral de Flash multi-nivel.
(29/05/2013) Un dispositivo de memoria Flash NAND que comprende:
una matriz de memoria que tiene bloques de celdas de memoria dispuestas como cadenas de celdas NANDdonde cada bloque incluye una fila de cadenas de celdas NAND,
caracterizado porque:
cada uno de los bloques de celdas de memoria es borrable mediante tunelización-FN para tener una tensiónumbral de borrado negativa y programable mediante tunelización-FN para tener una tensión umbral de programaciónnegativa o una tensión umbral de programación positiva;circuitería lógica de control de filas para seleccionar un bloque de la matriz de memoria y conducirselectivamente una línea de palabra (WLn) conectada a un terminal de puerta de…
Conversión analógica a digital de 8 bits o más para la determinación del valor de una célula de memoria NAND.
(22/08/2012) Procedimiento para la recuperación de datos de un dispositivo de memoria cuyo procedimiento comprende:
- detectar un nivel de voltaje de una celda de memoria durante una operación de lectura, correspondiendo el nivel devoltaje a un valor de datos que comprende una representación binaria, comprendiendo el valor de datos una primeraresolución;
- adaptar una función de mapeado basándose en una o varias de: una temperatura actual, un voltaje dealimentación, un número de operaciones de lectura llevadas a cabo en la celda de memoria y un número deoperaciones de escritura llevadas a cabo en la celda de memoria, en el que la función de mapeado mapeavoltajes analógicos con…
Operaciones de mantenimiento para celdas de almacenamiento de datos de múltiples niveles.
(22/06/2012) Un artículo de fabricación que comprende instrucciones legibles por máquina que, cuando se ejecutan, hacen que se lleven a cabo operaciones, caracterizado por que las operaciones comprenden:
determinar si llevar a cabo una operación de mantenimiento donde la determinación de si llevar a cabo la operación de mantenimiento comprende determinar si un dispositivo principal tiene una fuente de alimentación que satisface una condición predeterminada;
identificar información de error asociada con una página de celdas de memoria en respuesta a determinar que debe llevarse a cabo una operación de mantenimiento;
determinar…
TECNICAS PARA REDUCIR LOS EFECTOS DE LAS UNIONES ENTRE ELEMENTOS DE ALMACENAJE DE FILAS ADYACENTES DE CELULAS DE MEMORIA.
(16/11/2006) Un método para operar una matriz de células de memoria no volátil que almacena datos como diferentes niveles de carga en elementos de almacenamiento de carga, en donde entre los grupos adyacentes de los elementos de almacenamiento de carga existe acoplamiento de campo: programar datos en un primer grupo de los elementos de almacenamiento de la carga con un primer juego de niveles de almacenamiento (VL) junto con una indicación TB=L de que se ha usado el primer juego de niveles de almacenamiento, a continuación programar datos en un segundo grupo de los elementos de almacenamiento de carga con el primer juego de niveles de almacenamiento junto con una indicación de que…
DISPOSICION DE CIRCUITO PARA LA MEMORIZACION DE SEÑALES DIGITALES DE AUDIO.
(01/11/2002). Solicitante/s: BLAUPUNKT-WERKE GMBH. Inventor/es: KAESSER, JURGEN, DR.
UNA DISPOSICION DE CIRCUITO PARA MEMORIA DE SEÑALES DE AUDIO DIGITALES, EN PARTICULAR SEÑALES DE LENGUAJE DIGITALES, CONTIENE UNA MEMORIA ANALOGICA, A LA QUE ES GUIADA LA SEÑAL DE AUDIO A SER GUARDADA DESPUES DE UNA REDUCCION DE DATOS Y UNA TRANSFORMACION DIGITAL/ANALOGICA COMO VALORES ANALOGICOS. LAS SEÑALES ALMACENADAS SON EXTRAIBLES A TRAVES DE UN CONVERTIDOR ANALOGICO/DIGITAL Y UNA RETRANSFORMACION A SEÑALES DE AUDIO.
MEMORIA DE SOLO LECTURA Y DISPOSITIVO DE MEMORIA DE SOLO LECTURA.
(16/09/2002). Solicitante/s: THIN FILM ELECTRONICS ASA. Inventor/es: NORDAL, PER-ERIK, GUDESEN, HANS, GUDE, LEISTAD, GEIRR, I..
material del sustrato.
MEMORIA DE SOLO LECTURA Y DISPOSITIVO DE MEMORIA DE SOLO LECTURA.
(16/09/2002). Solicitante/s: THIN FILM ELECTRONICS ASA. Inventor/es: NORDAL, PER-ERIK, GUDESEN, HANS, GUDE, LEISTAD, GEIRR, I..
material del sustrato.
CIRCUITO INTEGRADO MOS CON TENSION DE UMBRAL AJUSTABLE.
(16/02/1994). Solicitante/s: GEMPLUS CARD INTERNATIONAL. Inventor/es: KOWALSKI, JACEK.
LA CELULA MOS CON TENSION DE UMBRAL AJUSTABLE ES UNA CELULA DE DEMORIA, PROGRAMABLE Y BORRABLE ELECTRICAMENTE POR ALMACENAMIENTO DE CARGAS POR EFECTO TUNEL BAJO UNA REJILLA FLOTANTE. PARA LA OBTENCION DE UN CIRCUITO CON TENSION DE UMBRAL AJUSTABLE, LA CELULA SE "PROGRAMA" EN PRIMER LUGAR A CERO DE FORMA QUE TODAS LAS CARGAS ALMACENADAS SEAN EVACUADAS, DESPUES "BORRADA" CON FUENTE DE LA MASA, DRENAJE LLEVADO A FUERTE POTENCIAL Y REJILLA DE CONTROL LLEVADA AL POTENCIAL DESEADO PARA LA TENSION DE UMBRAL VT DEL CIRCUITO. AL FINAL DE ESTA FASE SE AJUSTA LA TENSION DE UMBRAL. APLICACION EN ESPECIAL EN CIRCUITOS DE TECNILOGIA MOS, REFERENCIAS DE TENSION PRECISAS, CIRCUITO DE TIPO DETECTOR O CONVERTIDOR ANALOGICO NUMERICO.
SISTEMA Y CIRCUITOS ELECTRONICOS DIGITALES MULTIESTADO.
(01/04/1992). Ver ilustración. Solicitante/s: ARIÑO FERRER, FRANCISCO JAVIER.
SISTEMA Y CIRCUITOS ELECTRONICOS DIGITALES MULTIESTADO QUE PUEDEN ADOPTAR VARIOS ESTADOS O NIVELES LOGICOS DIFERENTES, Y QUE COMPRENDE DISTINTOS CIRCUITOS DETECTORES DE NIVEL Y FORMADORES DE ESTADO, INTEGRANTES DE UN CIRCUITO RESTAURADOR INVERSOR O NO. MEMORIA ESTATICA MULTIESTABLE DONDE EL DIODO Y EL TRANSISTOR FORMAN IGUALMENTE QUE EL DIODO Y EL TRANSISTOR DOS CIRCUITOS DETECTORES DE NIVEL, Y EL TRANSISTOR CON EL DIODO JUNTO AL TRANSISTOR Y EL DIODO , SENDOS FORMADORES DE ESTADO, Y REALIMENTACION. EL SISTEMA COMPRENDE OTRAS ALTERNATIVAS DE MEMORIAS ESTATICAS, ADEMAS DE MEMORIA DINAMICA, DETECTOR DE ESTADO, CONVERSORES, COMPARADOR, INCREMENTADOR, CONTADOR, SUMADOR Y OPERADOR ARITMETICO Y CON ACARREO, FIJADOR DE NIVELES PARA COMUNICACION TELEFONICA, Y EMISOR-RECEPTOR MULTIESTADO EN MODULACION DE FRECUENCIA. DE APLICACION EN LA INDUSTRIA ELECTRONICA.
"UN DISPOSITIVO DE MEMORIA CON CELULAS DE MEMORIA MTL ESTATICAS".
(01/02/1983). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.
DISPOSITIVO DE MEMORIA CON CELULAS DE MEMORIA MTL ESTATICAS, SITUADAS EN LOS PUNTOS DE CRUCE DE LINEAS DE VOCABLOS Y BITIOS. CARACTERIZADO PORQUE LAS SEÑALES DE LECTURA Y ESCRITURA LLEGAN A LAS LINEAS DE BITIOS MEDIANTE ACOPLAMIENTO POR INYECCION; PORQUE UNOS INYECTORES PRIMARIOS INYECTAN UNA CORRIENTE DE CELULA EN LAS ZONAS DE BASE DE LOS TRANSISTORES NPN DE BIESTABLE; PORQUE UNA PARTE DE LA CORRIENTE DE CELULA ES INYECTADA POR EL TRANSISTOR DE BIESTABLE, EN ESTADO DE CONDUCCION, EN UNA ZONA P CONTIGUA, DISPUESTA COMO INYECTOR DE LINEA DE BITIOS; Y PORQUE LOS INYECTORES PRIMARIOS Y LOS INYECTORES DE LINEA DE BITIOS ESTAN ACOPLADOS ENTRE SI MEDIANTE UN ACOPLAMIENTO DE INYECCION ANGULAR.