(16/05/2012) Un procedimiento de variación de la frecuencia de una salida de reloj de un bucle de sincronizaciónde fase PLL que incluye un detector de fase que tiene un puerto de entrada dereferencia para una señal de referencia y un puerto de entrada de retroacción para una señal de retroacción, que comprende: acoplar una salida de un primer complejo (240A) de osciladores a la salida de reloj del PLL paraimpulsar la salida de reloj, estando desacoplada la salida del primer complejo (240A) deosciladores de una vía de retroacción del PLL, estando conectada dicha vía de retroacción al puerto deentrada de retroacción del detector de fase y siendo operable para sincronizar la salida dereloj en fase con la señal de referencia; introducir en la lógica de control del PLL una frecuencia deseada…