CIP-2021 : G11C 27/02 : Medios de muestreo y de memorización (G11C 27/04 tiene prioridad).
CIP-2021 › G › G11 › G11C › G11C 27/00 › G11C 27/02[1] › Medios de muestreo y de memorización (G11C 27/04 tiene prioridad).
G FISICA.
G11 REGISTRO DE LA INFORMACION.
G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597).
G11C 27/00 Memorias analógicas eléctricas, p. ej. para almacenar valores instantáneos.
G11C 27/02 · Medios de muestreo y de memorización (G11C 27/04 tiene prioridad).
CIP2021: Invenciones publicadas en esta sección.
Método y sistema para la adquisición de datos digitales con reducción de potencia.
(24/02/2016). Solicitante/s: METRO DE MADRID, S.A.. Inventor/es: DE LA PENA LLERANDI, JAIME, SANCHO DE MINGO,CARLOS, PASCUAL GONZÁLEZ,Pedro Pablo, BENITO DEL MONTE,Dámaso, CEZÓN DOMÍNGUEZ,Ángel Rufino.
Método y sistema para la adquisición de datos digitales con reducción de potencia.
La presente invención se refiere a un método y un sistema para la adquisición de datos digitales con reducción de potencia en circuitos secuenciales síncronos controlados por una señal de sincronismo con periodo T. Comprende recibir un dato de entrada durante un primer ciclo de sincronismo; enviarlo a un módulo de memoria; solicitar, ya en un segundo ciclo de sincronismo, una lectura de datos de entrada desde un microprocesador al módulo de memoria; proporcionar el dato almacenado al microprocesador; a continuación recibir un segundo dato de entrada en el módulo captador durante el mismo segundo ciclo de sincronismo; enviarlo al módulo de memoria; y sustituir en el módulo de memoria el primer dato almacenado por el segundo dato.
PDF original: ES-2561178_A1.pdf
PDF original: ES-2561178_B2.pdf
Método y aparato para la comprensión y transmisión de datos de alta velocidad.
(25/12/2013) Unidad de comunicaci6n inalambrica que oamprende:
medios para generar datos para la transmision a una segunda unidad de comunicación;
medios para codificar los datos utilizando un codec seleccionado de una pluralidad de codecs , en el que cada uno de la plurafidad de codecs este asociado a una velocidad de datos;
medios para a correccien de errores hacia adelante, FEC, que codifican los datos coclificados segen un tipo seleccionado de codificacien FEC;
medios para modular los datos codificados FEC segen un esquema de modulacion seleccionado;
medios para transmitir los datos codificados FEC modulados a la segunda unidad de comunicacion en al menos un segmento de tiempo en una trama de acceso mOltiple por distribucion en el tiempo TDMA,
caracterizada por
medios…
INTERRUPTOR ANALOGICO GAAS-FET.
(16/11/1996). Solicitante/s: FRAUNHOFER-GESELLSCHAFT ZUR FORDERUNG DER ANGEWANDTEN FORSCHUNG E.V.. Inventor/es: SAUERER, JOSEF, SEITZER, DIETER, FENG, SHEN.
UN INTERRUPTOR ANALOGICO FET TIENE UN NUDO DE ENTRADA (S), UN NUDO DE SALIDA (D) Y UN ELEMENTO DE TERMINACION (CL), EL CUAL ESTA CONECTADO EN EL NUDO DE SALIDA (D). ENTRE LOS DOS NUDOS (S, D) ESTA UN TRANSISTOR DE CONEXION (T1). UNA CONEXION DE EXCITACION (E1) SIRVE PARA EL CONTROL DE LA PUERTA DEL TRANSISTOR DE CONEXION (T1). PARA EVITAR EL DEFECTO TRANSITORIO SE PROPONE INTERCALAR CADA VEZ UN TRANSISTOR DUMMY (T01) ENTRE EL NUDO DE ENTRADA (S) Y EL ELECTRODO FUENTE DEL TRANSISTOR DE CONEXION (T1), Y UN TRANSISTOR DUMMY (T02) ENTRE EL ELECTRODO DE DRENAJE DEL TRANSISTOR DE CONEXION (T1) Y EL NUDO DE SALIDA.
CIRCUITO INTEGRADO PARA UN SISTEMA ANALOGO.
(16/11/1996) ESTA INVENCION SE REFIERE A CIRCUITOS INTEGRADOS DE SEMICONDUCTORES QUE ENCUENTRAN UTILIDAD EN SISTEMAS ANALOGOS. UN CIRCUITO INTEGRADO DE LA INVENCION, COMPRENDE UNA RED (A) DE CELULAS ANALOGAS CON FIGURADAS (CL) CADA UNA DE LAS CUALES ES CAPAZ DE INTERCONECTAR CON OTRAS CELULAS EN LA RED POR MEDIO DE UNA RED DE INTERCONEXION (HB, VB). CADA UNA DE LAS CELULAS PUEDE SER SELECTIVA E INDIVIDUALMENTE SELECCIONADA POR MEDIO DE SEÑALES SELECTAS (SS) Y (DD) Y EMANANDO DE REGISTROS DE CAMBIO (DSRH, PSRV) . CUANDO LA CELULA ES SELECCIONADA (CL) PUEDE SER CONFIGURADA CON DATOS DE CONFIGURACION (DD, AD) QUE SITUAN LA CELULA…
UN CIRCUITO PARA AMPLIFICAR, ALMACENAR Y CODIFICAR SEÑALES ELECTRICAS.
(01/08/1976). Solicitante/s: STANDARD ELECTRIC, S. A.
AMPLIFICADOR CONMUTADO PARA CIRCUITOS DE CODIFICACION POR IMPULSOS. ESTA CONSTITUIDO POR UN AMPLIFICADOR DIFERENCIAL (AMP1) REALIZADO CON DOS TRANSISTORES (T1 Y T1 ) Y QUE ES CONMUTADO POR LA SEÑAL PROCEDENTE DEL CIRCUITO (CSN). ESTA SEÑAL SE CARACTERIZA POR SER DE CORRIENTE CONSTANTE. LA SALIDA DEL AMPLIFICADOR (AMP1) ESTA EN PARALELO CON UN DISPOSITIVO DE CORTOCIRCUITO (BSC) CONTROLADO TAMBIEN POR LA UNIDAD (CSN) PARA ASEGURAR UN RECHAZO EN MODO COMUN ADECUADO. LA SALIDA DE ESTE AMPLIFICADOR SE LLEVA A OTRO AMPLIFICADOR DIFERENCIAL, DE DONDE SALE Y SE ALMACENA EN EL CONDENSADOR (C). ESTA SEÑAL ALMACENADA SE LLEVA A UN AMPLIFICADOR-COMPARADOR DE ALTA IMPEDANCIA, QUE CONVIERTE LA TENSION DEL CONDENSADOR (C) EN CORRIENTE PARA ALIMENTAR EL CONVERTIDOR ANALOGICO DIGITAL DE SALIDA.