(11/03/2020) Un procedimiento de codificación para códigos de comprobación de paridad de baja densidad estructurados, LDPC, que comprende: determinar una matriz base MbxNb usada para codificar, donde la matriz base comprende un bloque A de Mbx(Nb-Mb) correspondiente a bits sistemáticos y un bloque B de MbxMb correspondiente a bits de comprobación, la matriz base tiene K0 pares adyacentes superiores e inferiores, los K0 pares adyacentes superiores e inferiores tienen K1 pares adyacentes superiores e inferiores de un primer tipo y K2 pares adyacentes arriba y abajo de un segundo tipo, donde K0 = K1 + K2, los pares adyacentes superiores e inferiores son un conjunto constituido por dos elementos {hbij, hb((i+1) mod Mb)j} en la matriz base correspondiente a matrices cuadradas…

(05/06/2019) Un transmisor inalámbrico que comprende un sistema de circuitos de procesamiento que funciona para: codificar bits de información usando una matriz de comprobación de paridad, PCM, de una comprobación de paridad de baja densidad, LDPC, código, la PCM que se divide en submatrices cuadradas de tamaño Z x Z y que se describe mediante una matriz de base y un vector de cambio, usando un tamaño de cambio Z = 3*2j, donde j es uno de 0, 1, 2, 3, 4, 5, 6 y 7; y transmitir los bits de información codificados a un receptor inalámbrico , en donde la matriz de base tiene una entrada para cada submatriz Z x Z, donde la entrada 0 corresponde a la submatriz que es una matriz nula,…

(28/03/2019) Un procedimiento de transmisión de paquetes de transmisión en un sistema de comunicación, comprendiendo el procedimiento: generar un paquete de origen de corrección de errores hacia adelante, FEC, añadiendo un primer identificador ID de carga útil de FEC, a un paquete de transmisión de entrada que comprende un bloque de origen; generar un paquete de paridad de FEC añadiendo un segundo ID de carga útil de FEC a un símbolo de paridad, generándose el símbolo de paridad codificando el bloque de origen; y transmitir el paquete de origen de FEC y el paquete de paridad de FEC como paquetes de transmisión, en el que cada uno del paquete de origen de FEC y el paquete de paridad de FEC incluye…

(25/01/2019) Aparato de procesamiento de datos que comprende: una unidad de codificación configurada para codificar bits de información a un código comprobación de paridad de baja densidad, LDPC (Low Density Parity Check), que tiene una longitud de código de 64.800 bits y una tasa de codificación de 18/30 en base a una matriz de comprobación de paridad del código LDPC, en el que el código LDPC incluye bits de información y bits de paridad, la matriz de comprobación de paridad incluye una parte de matriz de información de dimensión MxK correspondiente a los bits de información y una parte de matriz de paridad de dimensión MxM correspondiente a los bits de paridad, y en el que K = 38.880…

(25/10/2017) Un aparato de codificación para llevar a cabo una codificación mediante un código de Comprobación de Paridad de Baja Densidad, LDPC, que comprende: medios de codificación adaptados para llevar a cabo una codificación LDPC de bits de información en palabras de código LDPC que tienen una longitud de código de N ≥ 64.800 bits, una longitud de paridad de M ≥ 21.600 bits y una tasa de codificación de r ≥ 2/3; en donde la codificación LDPC se lleva a cabo según una matriz de comprobación de paridad MxN del código LDPC, y dicha matriz de comprobación de paridad MxN incluye una matriz de paridad de dimensión MxM y una matriz de información de dimensión MxK, con K ≥ 43.200, en la que la matriz de paridad…

(28/06/2017) Un aparato de procesamiento de datos , que comprende una sección de sustitución para asignar mb bits de código, donde m ≥ 8 y un número entero positivo predeterminado b ≥ 2, a b símbolos de m bits de símbolo, en donde los mb bits se han obtenido codificando bits de información en una palabra de código de Control de Paridad de Baja Densidad , LDPC, con una longitud de código N de 64.800 y una tasa de codificación de 2/3, los bits de código de la palabra de código LDPC que están escritos en una dirección de columna de una unidad de almacenamiento para almacenar mb bits en una dirección de fila y N/ mb bits en la dirección de columna, donde los mb…

(17/05/2017) Un aparto de decodificación para decodificar palabras de código codificadas con Comprobación de Paridad de Baja Densidad, LDPC, que comprende: una unidad de decodificación para decodificar una palabra de código LDPC en base a una matriz de comprobación de paridad, la palabra de código LDPC que tiene una longitud de código de N ≥ 64.800 bits y que se ha codificado según una tasa de codificación de r ≥ 2/3 usando la matriz de comprobación de paridad; en donde la matriz de comprobación de paridad incluye una matriz de información HA M x K y una matriz de paridad HT M x M que es una parte que corresponde a bits de paridad de la palabra de código LDPC, donde K ≥ Nr ≥ N-M ≥ 43.200, y una longitud de paridad de M ≥ 21.600; la matriz de paridad HT que tiene una estructura de escalera, en la que los elementos…

(22/07/2015) Un dispositivo de procesamiento de datos que realiza la codificación de bits de información que comprende: una unidad de codificación que realiza la codificación de los bits de información en una palabra de código de un código de Control de Paridad de Baja Densidad, LDPC, que tiene una longitud de código de 4320 bits y una tasa codificada de 1/2 sobre la base de una matriz de control de paridad del código LDPC, en donde la matriz de control de paridad incluye una matriz de información de 2160 filas x 2160 columnas y una matriz de paridad de 2160 filas x 2160 columnas, en donde la matriz de paridad tiene una estructura escalonada, en la que los elementos están alineados en un modelo…

(28/08/2013) Un método de codificación de un canal en un sistema de comunicación utilizando un código de comprobación deparidad de baja densidad (LDPC), que comprende las etapas de: leer una matriz de comprobación de paridad almacenada; y realizar una codificación LDPC de una señal utilizando la matriz de comprobación de paridad almacenada; en el que la matriz de comprobación de paridad tiene N1 columnas, donde N1 son 16200 columnas, la matriz decomprobación de paridad tiene una parte de información y una parte de paridad, en el que la parte de informacióntiene K1 columnas, donde K1 es 9720, y la parte de paridad tiene una forma diagonal doble y (N1-K1) columnas,donde (N1-K1) es 6480, en el que la parte de información comprende una serie…

(28/08/2013) Un método de descodificación de un canal en un sistema de comunicación utilizando un código de comprobaciónde paridad de baja densidad (LDPC), que comprende las etapas de: extraer una matriz de comprobación de paridad del código LDPC; y realizar descodificación LDPC utilizando la matriz de comprobación de paridad extraída; en el que la matriz de comprobación de paridad tiene N1 columnas, donde N1 son 16200 columnas, la matriz decomprobación de paridad tiene una parte de información y una parte de paridad, en el que la parte de informacióntiene K1 columnas, donde K1 es 9720, y la parte de paridad tiene una forma diagonal doble y (N1-K1) columnas,donde (N1-K1) es 6480, en el que la parte de información comprende una serie de…