CIP-2021 : G06F 11/16 : Detección o corrección de errores en un dato por redundancia en el hardware.

CIP-2021GG06G06FG06F 11/00G06F 11/16[2] › Detección o corrección de errores en un dato por redundancia en el hardware.

G FISICA.

G06 CALCULO; CONTEO.

G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N).

G06F 11/00 Detección de errores; Corrección de errores; Monitorización (detección, corrección o monitorización de errores en el almacenamiento de información basado en el movimiento relativo entre el soporte de registro y el transductor G11B 20/18; monitorización, es decir, supervisión del progreso del registro o reproducción G11B 27/36; en memorias estáticas G11C 29/00).

G06F 11/16 · · Detección o corrección de errores en un dato por redundancia en el hardware.

CIP2021: Invenciones publicadas en esta sección.

DISPOSICION DE ORDENADORES TOLERANTE AL FALLO Y PROCEDIDMIENTO PARA EL FUNCIONAMIENTO DE UNA DISPOSICION DE ESTE TIPO.

(16/05/2005). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: KAISER, OLIVER.

Disposición de ordenadores tolerante al fallo con un plano de conmutación y un plano de procesamiento , en la que - el plano de conmutación está formado por al menos un ordenador de conmutación (11, 12, 1n), que está capacitado para asociar a los datos de la solicitud entrantes una marca de tiempo , y - en plano de procesamiento está formado por al menos dos ordenadores de procesamiento (201, 202, 20x, 211, 212, 21y, 221, 222, 22z), que son alimentados con los datos de la solicitud en paralelo por el plano de conmutación , estando caracterizada la disposición de ordenadores porque - los ordenadores de procesamiento están capacitados en cada caso para procesar los datos de la solicitud en una etapa de procesamiento (C0, C1, C2) siguiente, cuando el valor actual de la marca de tiempo cae en un intervalo de valores significativos, respectivamente, de manera que los ordenadores de procesamiento asumen de una manera sincronizada el procesamiento de los datos de la solicitud.

APARATO TOLERANTE A FALLOS PARA EL TRATAMIENTO DE INFORMACION.

(16/05/2005). Solicitante/s: NEC CORPORATION. Inventor/es: AINO, SHIGEYUKI, YAMAZAKI, SHIGEO.

Un aparato para tratamiento de información, que comprende: un primero y un segundo elementos de ordenador que ejecutan simultáneamente las mismas instrucciones y que están sincronizados entre sí; un primer elemento de memoria que está previsto en dicho primer elemento de ordenador y del que se lee y en el que se graba mediante dicho primer elemento de ordenador durante un primer estado; un segundo elemento de memoria en el que se graba mediante dicho segundo elemento de ordenador durante el primer estado; caracterizándose dicho aparato porque comprende, además: un elemento de control que hace que dicho primer elemento de ordenador lea de dicho segundo elemento de memoria en vez de desde dicho primer elemento de memoria durante un segundo estado y porque el segundo elemento de memoria está previsto en dicho primer elemento de ordenador.

SISTEMA DE CONTROL PARA ACCIONAMIENTOS EN UN AVION.

(01/05/2005) Sistema de control para los accionamientos de un avión, mediante el cual se calculan los comandos de control para los accionamientos por medio de ordenadores distribuidos en el avión, y donde cada ordenador está dispuesto para recibir parámetros de sensores a través de un bus de datos (B) y para calcular comandos de control para un accionamiento (A) y para al menos un accionamiento adicional dependiendo de los parámetros recibidos de los sensores, caracterizado por el hecho de que - cada ordenador (C) está conectado a un accionamiento (A) y forma, junto con el accionamiento (A), un nodo servo (S) con una interfaz…

SISTEMA DE MANDO PARA UN MIEMBRO DE AJUSTE ENU VEHICULO AUTOMOVIL.

(01/04/2005) Sistema de mando para un miembro de ajuste en un vehículo automóvil, especialmente un sistema de mando de dirección, con una unidad de regulación y de mando que, en función de datos de medida de al menos un sensor, genera señales de ajuste para ajustar el miembro de ajuste , y con una unidad de control para vigilar el funcionamiento de la unidad de regulación y de mando , desconetándose el sistema de mando en caso de fallo, en el que están previstos en la unidad de regulación y de mando tres planos o unidades funcionales de funcionamiento autónomo (2a, 2b, 2c), de los cuales al menos los dos primeros planos o unidades funcionales (2a, 2b) comprenden cada uno de ellos al menos un módulo de cálculo (A, B, C, U, A', B', C', U') para la manipulación de los datos, - evaluando la primera…

PROCEDIMIENTO Y DISPOSITIVO PARA CONTROLAR UN TERMINAL DE VIDEO PARA UN SISTEMA DE GUIA FERROVIARIO.

(16/03/2005) Procedimiento para mostrar una reproducción (AB) de una situación de tráfico de una instalación de vías férreas en una pantalla con un terminal de vídeo orientado a píxeles y controlado con un dispositivo de control de un sistema de guía ferroviario , - en el que durante el procedimiento se representa la situación de tráfico de forma que un observador de la pantalla puede identificar la situación de tráfico y tomar medidas de control para influir en ella, caracterizado porque como terminal de vídeo se usa un terminal de vídeo con una memoria interna orientada matricialmente, en la que se depositan los datos de imagen necesarios para la representación de la reproducción (AB), - en el que el control del terminal…

PROCEDIMIENTO Y DISPOSITIVO PARA CONTROLAR UNA UNIDAD DE PANTALLA PARA UN SISTEMA DE GUIADO DEL TRAFICO FERROVIARIO.

(16/03/2005) Procedimiento para visualizar una imagen (AB) de una situación del tráfico de un sistema de vías ferroviarias en una pantalla de una unidad de pantalla orientada a píxeles, controlada por un dispositivo de control, de un sistema de guiado del tráfico ferroviario, - estando la situación del tráfico reproducida de tal manera en el procedimiento que un observador de la pantalla puede identificar la situación del tráfico y tomar medidas de control para influir en ella, caracterizado porque - como unidad de pantalla se utiliza una unidad de pantalla con una memoria de pantalla interna a la unidad, orientada a matrices, en la que se almacenan los datos gráficos necesarios para la representación de la imagen (AB),…

COMPONENTE PERIFERICO CON UNA ALTA SEGURIDAD FRENTE A ERRORES PARA CONTROLES PROGRAMABLES CON MEMORIA.

(16/06/2004). Ver ilustración. Solicitante/s: SIEMENS AG. Inventor/es: VITH, JOACHIM.

Componente periférico con seguridad alta frente a errores para controles programables con memoria, especialmente circuito de entrada analógico, con al menos dos canales (10/17) constituidos en gran medida idénticos para la entrada y/o salida de señales paralelas, caracterizado porque el componente periférico contiene medios, a través de los cuales se pueden conectar los canales de forma opcional a un interfaz periférico , y a través de los cuales está presente un bloque de procesamiento de datos para la verificación del otro canal respectivo sin interrupción del flujo de datos a través del canal seleccionado.

CIRCUITO INTEGRADO CON COMPONENTES SINCRONOS Y ASINCRONOS DUPLICADOS.

(16/05/2004) Circuito integrado (ICT) con al menos dos componentes principales (HK1, HK2) del mismo tipo, que pueden ser accionados en tipo de funcionamiento síncrono sobre la base de un pulso de reloj (clk) de un sistema de pulso de reloj principal (HCS), así como con una instalación de comparación (VGL), a la que son alimentadas las señales de salidas (ou1, ou2) correspondientes entre sí de los componentes principales para la comparación mutua y que presenta una salida de comparador (vgs) para la emisión de una señal de error en el caso de una coincidencia insuficiente entre estas señales, caracterizado por al menos una instalación de sincronización (SYN, ESY) activada por el pulso de reloj (clk) del sistema principal…

SISTEMA DE TRATAMIENTO DE DATOS PSEUDO LOCKSTEP.

(16/02/2004). Solicitante/s: MARCONI COMMUNICATIONS LIMITED. Inventor/es: STRANGE, ROBERT GEORGE, SAUNDERS, JONATHAN MARK, GURAYA, PARMINDER SINGH.

Un sistema de procesado de datos consta de una memoria común compartida por un primer y un segundo circuito de procesado de datos, en el que cada circuito procesador ejecuta la misma secuencia de pasos operacionales y cada uno está conectado a la memoria común. Un dispositivo de aislamiento conectado entre el primer circuito procesador de datos y la memoria común, restringe el acceso por el primer circuito de procesado a la memoria común, para el acceso de sólo lectura. El primer circuito procesador de datos está configurado para ejecutar cada paso operacional un periodo fijado de tiempo después del segundo circuito de procesado de datos. Un comparador compara las señales de salida de los dos circuitos procesadores con el fin de detectar el funcionamiento fallido, pero, antes de la comparación, las salidas del segundo circuito de procesado de datos se visualizan el periodo fijado de tiempo.

SISTEMA INFORMATICO ASEGURADO.

(16/02/2004). Ver ilustración. Solicitante/s: MATRA TRANSPORT INTERNATIONAL. Inventor/es: EL FASSI, SA D,, MOREAU, LOUIS.

Sistema informático que comprende por lo menos un calculador con procesador que trabaja bajo el control de un programa, que trabaja sobre unos datos de entrada asociables cada uno a un código y que proporciona unos datos de salida asociables a un código, destinados a ser transmitidos o a ser aplicados a unos órganos de salida, caracterizado porque comprende por lo menos un periférico exterior al procesador, conectado al procesador para recibir por lo menos los códigos de los datos de entrada, teniendo los operandos y la naturaleza de la operación de cada operación elemental efectuada por el procesador , una arquitectura aseguradora que calcula un código a cada operación elemental efectuada por el procesador y que verifica la buena ejecución de todo o parte del programa ejecutado, mientras que el procesador sólo efectúa unos cálculos sobre los valores funcionales de los datos codificados.

SISTEMA DE PRESENTACION SEGURA DE DATOS EN UNA PANTALLA.

(01/02/2004). Ver ilustración. Solicitante/s: GEC ALSTHOM TRANSPORT SA. Inventor/es: SCHNEIDER, XAVIER.

SISTEMA DE VISUALIZACION DE DATOS EN UNA PANTALLA QUE COMPRENDE MEDIOS PARA ENVIAR UNA INFORMACION HACIA LA PANTALLA, MEDIOS DE LECTURA DE LA INFORMACION VISUALIZADA, MEDIOS DE COMPARACION DE LA INFORMACION VISUALIZADA CON LA PROCEDENTE DE LOS CITADOS MEDIOS DE ENVIO DE INFORMACION A LA PANTALLA, MEDIOS PARA DETENER LA VISUALIZACION EN CASO DE DISCREPANCIA EN LA COMPARACION; SE CARACTERIZA PORQUE LA PANTALLA SOLO COMPRENDE LA PARTE ACTIVA DE UNA PANTALLA PLANA DE SUPERFICIE ACTIVA DEL TIPO TRANSPARENTE ELECTRONICAMENTE CONTROLADA; LOS CITADOS MEDIOS DE LECTURA DE LA INFORMACION VISUALIZADA COMPRENDEN UN SENSOR OPTICO SITUADO DETRAS DE LA PANTALLA CON RESPECTO A LA CARA DELANTERA DESTINADA A SER OBSERVADA POR UN USUARIO.

SISTEMA DE SEGURIDAD O PROTECCION QUE EMPLEA MEMORIA REFLEXIVA Y/P DISTINTOS PROCESADORES Y COMUNICACIONES.

(16/06/2003) Un sistema de seguridad o protección que comprende: una pluralidad de divisiones de primeras señales; una pluralidad de subsistemas de seguridad o protección cada uno de los cuales recibe una división correspondiente de las mencionadas divisiones de las primeras señales y produce una pluralidad correspondiente de segundas señales (17A-C) de los mismos; caracterizado porque: cada subsistema de seguridad o protección comprende medios de memoria reflexiva para comunicar las segundas señales entre ese subsistema de seguridad o protección y otro de los subsistemas de seguridad o protección; y porque el medio de…

PROCEDIMIENTO PARA AISLAR UN ORDENADOR DEFECTUOSO EN UN SISTEMA MULTIORDENADOR TOLERANTE A LOS ERRORES.

(16/04/2003) EN UN SISTEMA DE ORDENADORES MULTIPLES, EN PARTICULAR EN UN SISTEMA A BASE DE DOS A TRES ORDENADORES, DEBE SER AISLADO UN ORDENADOR RECONOCIDO COMO DEFECTUOSO CONSIDERANDO EL PRINCIPIO "FAIL-SAFE" DE TAL MODO QUE PUEDAN SEGUIR TRABAJANDO SIN EL ORDENADOR DEFECTUOSO. DE ACUERDO CON LA INVENCION EL ORDENADOR DEFECTUOSO OBTIENE A PARTIR DE LOS ORDENADORES NO DEFECTUOSOS UN COMANDO , LLEGANDO COMPLETAMENTE Y AJUSTANDO CON ELLO LA ENTREGA DE DATOS. EN CASO DE QUE AL ORDENADOR DEFECTUOSO NO LE LLEGUE ESTE COMANDO Y SE CEDAN DATOS, NO SE GUIAN ESTOS AL ORDENADOR DEFECTUOSO . CON ELLO EL SISTEMA TOMA UNA SITUACION SEGURA, QUE PUEDA HACER…

PRUEBA DE DATOS.

(01/10/2002). Solicitante/s: WESTINGHOUSE BRAKE AND SIGNAL HOLDINGS LIMITED. Inventor/es: REEVES, MALCOLM.

SE PRESENTA UN SISTEMA PARA COMPROBAR UNA PLURALIDAD DE ITEMS DE DATOS DE COMPROBACION, EL SISTEMA COMPRENDE MEDIOS DE MEMORIA PARA ALMACENAR UNA PLURALIDAD DE ITEMS DE DATOS ALMACENADOS Y, EN RESPUESTA A UNA SEÑAL DE ENTRADA QUE IDENTIFICA UNO DE LOS ITEMS DE DATOS ALMACENADOS, PRODUCIR UNA SEÑAL QUE DEPENDE DE ESE ITEM DE DATOS ALMACENADOS. LA SEÑAL DE ENTRADA DEPENDE DE UNO DE LOS ITEMS DE DATOS DE COMPROBACION Y DE UNA SEÑAL DE REALIMENTACION QUE COMPRENDE AL MENOS PARTE DE LA SEÑAL DE SALIDA PRODUCIDA EN LA COMPROBACION DE UN ITEM PREVIO DE DATOS DE COMPROBACION, AL MENOS UNA PARTE DE LA SEÑAL DE SALIDA SUMINISTRA UNA INDICACION DEL RESULTADO DE LA COMPROBACION.

PROCEDIMIENTO DE SINCRONIZACION Y/O DE INTERCAMBIO DE DATOS PARA ORDENADORES SEGUROS, DE ALTA DISPONIBILIDAD, Y DISPOSITIVO ADECUADO PARA ELLO.

(16/06/2002) Procedimiento de sincronización y/o de intercambio de datos para ordenadores seguros, de alta disponibilidad en un sistema de varios ordenadores, con al menos dos canales de ordenador que funcionan en paralelo, que verifican al menos la coincidencia de sus resultados por medio de comparación mutua y que emiten señales de interrupción dentro de su ejecución del programa para la comparación del acontecimiento, caracterizado por las siguientes etapas del procedimiento: asociación de áreas de la memoria (Z1, Zn) de al menos un cuadro de acoplamiento (K) externo al ordenador a los canales de ordenador (R1, Rn), identificación de al menos un punto de sincronización y de intercambio de datos en el desarrollo del programa de cada canal de ordenador (R1, Rn) y asignación de una dirección de célula correspondiente, emisión de una señal de interrupción…

DISPOSITIVO ELECTRONICO REDUNDANTE CON CANALES CERTIFICADOS Y NO CERTIFICADOS.

(01/11/2001). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: BARTHEL, HERBERT, VON KROSIGK, HARTMUT.

LA INVENCION SE REFIERE A UN DISPOSITIVO ELECTRONICO INCORPORADO DE MANERA HOMOGENEA Y REDUNDANTE, QUE TIENE AL MENOS DOS CANALES, ESPECIALMENTE UNA UNIDAD CENTRAL PROGRAMABLE, CONSTRUIDA DE MANERA HOMOGENEA Y REDUNDANTE Y QUE TIENE DOS CANALES, CON AL MENOS UN CANAL CERTIFICADO (A) Y AL MENOS UN CANAL NO CERTIFICADO (B). EL CITADO CANAL CERTIFICADO (A) ES UN CANAL (A) SUFICIENTEMENTE LIBRE DE FALLOS SISTEMATICOS, MIENTRAS QUE, EN EL CANAL NO CERTIFICADO (B), SE PUEDEN UTILIZAR COMPONENTES QUE NO HAN SIDO DEMOSTRADOS DE MANERA EXPLICITA PARA QUE ESTEN SUFICIENTEMENTE LIBRES DE FALLOS SISTEMATICOS.

PROCEDIMIENTO DE TRANSMISION DE DATOS EN UN SISTEMA DE PROCESAMIENTO DE DATOS EN TIEMPO REAL.

(01/08/2001) SE DA A CONOCER UN PROCEDIMIENTO DE TRANSMISION DE DATOS EN UN SISTEMA DE TRATAMIENTO DE DATOS EN TIEMPO REAL, COMPUESTO DE UNA UNIDAD CON CONTROL Y DE AL MENOS UNA UNIDAD DE FUNCIONAMIENTO UNIDA CON ESTA UNIDAD DE CONTROL A TRAVES DE UNA CONDUCCION DE DATOS, QUE ADMITE LA TRANSMISION DE DATOS DE FORMA SEGURA DE PERTURBACION Y EXENTA DE FALLOS PERTURBADORES. DE CUERDO CON LA INVENCION SE COLOCAN LOS DATOS ANTES DE QUE HAYAN SIDO CARGADO EN UNA MEMORIA DE TRABAJO DE LA UNIDAD DE FUNCIONAMIENTO, EN UNA MEMORIA DE AMORTIGUACION CONSTITUIDA A PARTIR DE UN REGISTRO Y UNA MEMORIA INTERMEDIA. CON ELLO SE CONSIGUE LA TRANSMISION…

PROCEDIMIENTO Y SISTEMA QUE PERMITE UTILIZAR DATOS EN FORMA DE COPIA INVERTIDA PARA DETECTAR DATOS ALTERADOS.

(01/03/2001) SE DETECTAN LOS ERRORES EN LOS DATOS ALMACENADOS EN LA MEMORIA DE UN ORDENADOR ANTES DE UTILIZAR LOS DATOS. AL ESCRIBIR UN PROGRAMA EN EL QUE LOS ERRORES EN LOS DATOS CRITICOS DEBAN DETECTARSE ANTES DE UTILIZAR LOS DATOS, SE DECLARA UN TIPO DE DATOS PROTEGIDOS. LA INVENCION SE IMPLEMENTA, PREFERIBLEMENTE, EN UN SISTEMA DE ORDENADOR PERSONAL O EN UN MICROCONTROLADOR DE UN DISPOSITIVO. CUANDO SE INICIALIZA UN ELEMENTO DE DATOS PROTEGIDO, TANTO EL ELEMENTO DE DATOS PROTEGIDO COMO SU CORRESPONDIENTE FORMA DE BITS INVERTIDOS SE ALMACENAN EN MEMORIA. SE UTILIZA UNA FUNCION DE CONSTRUCCION PARA DETERMINAR LA FORMA DE BITS INVERTIDOS. EN CUALQUIER OCASION POSTERIOR EN QUE SE ACCEDA AL ELEMENTO DE DATOS PROTEGIDO PARA SU USO EN ALGUN PROGRAMA DE APLICACION, TANTO EL ELEMENTO DE DATOS PROTEGIDO…

PROCESO DE SINCRONIZACION.

(01/08/2000). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: BARTHEL, HERBERT, FUCHS, HEINER, GOBEL, ALFONS.

PROCESO DE SINCRONIZACION PARA UN SISTEMA DE AUTOMATIZACION DE CONSTRUCCION REDUNDANTE, QUE SE COMPONE DE AL MENOS DOS SISTEMAS (2,2') PARCIALES QUE, PARA CONTROLAR UN PROCESO, REALIZAN SECUENCIAS FUNCIONALMENTE IDENTICAS DE ORDENES (MP) DE MAQUINA, QUE TIENEN INSTRUCCIONES (IA) DE INCREMENTACION EN POSICIONES CORRESPONDIENTES MUTUAMENTE PARA INCREMENTAR UN CONTADOR (SZ, SZ') DE SINCRONIZACION. LA SINCRONIZACION TIENE LUGAR UTILIZANDO EL VALOR DE UN CONTADOR (SZ, SZ') DE SINCRONIZACION AL MENOS CUANDO UN SISTEMA (2,2') PARCIAL REGISTRA UN ACONTECIMIENTO ESPECIAL. PARA ESTE EFECTO SE DETERMINA UN VALOR (SZZ) OBJETIVO DE CONTADOR DE SINCRONIZACION DE TAL MODO QUE LOS SISTEMAS (2,2') PARCIALES INTERRUMPEN LA EJECUCION DE LA SECUENCIA DE ORDENES (MP) DE MAQUINA, EN LOS CUALES LOS VALORES Y EL CONTADO (SZ, SZ') DE SINCRONIZACION ALCANZAN EL VALOR OBJETIVO (SZ) DE CONTADOR DE SINCRONIZACION.

METODO Y DISPOSITIVO PARA MEMORIZAR DATOS TRANSACCIONALES.

(01/02/1999) LOS DATOS TRANSACCIONALES SE TOMAN , ELABORAN Y MEMORIZAN POR UN DISPOSITIVOS DE TRATAMIENTO DISPUESTO MUY CERCA DE INSTRUMENTOS DE MEDICION, QUE COMPRENDE UN PROCESADOR DE CONTROL (H) Y UN MODULO DE MEMORIZACION (S). LOS DATOS SE ALMACENAN SOBRE SOPORTES NO VOLATILES Y REDUNDANTES Y BAJO EL CONTROL DE UN ELEMENTO DE CONTROL (EVENTUALMENTE INCLUIDO EN EL PROCESADOR DE CONTROL). SE LE TRANSMITEN PETICIONES A EJECUTAR POR EL PROCESADOR DE CONTROL (H) MEDIANTE UNA VIA DE TRANSMISION (L), Y POR UNA MEMORIA INTERMEDIA .LOS DATOS EN CUESTION POR ESTAS PETICIONES SE ESCRIBEN Y SE LEEN SOBRE LOS SOPORTES DE MEMORIZACION POR UNA MEMORIA GUARDADA . UNOS CONTROLES…

SISTEMA DE SINCRONIZACION DE TAREAS REDUNDANTES.

(01/07/1998). Solicitante/s: ALCATEL ALSTHOM COMPAGNIE GENERALE D'ELECTRICITE. Inventor/es: HERZ, DOMINIQUE.

PROCESO DE FUNCIONAMIENTO DE UN SISTEMA DE TRATAMIENTO DE DATOS ADAPTADO PARA EJECUTAR EN PARALELO DOS O VARIAS TAREAS REDUNDANTES RECEPTORAS DE DATOS IDENTICOS, EN EL CUAL LOS MENSAJES QUE INCLUYEN CADA UNO TALES DATOS Y UN SELLO TEMPORAL , SON TRANSFERIDOS A LAS TAREAS REDUNDANTES, LOS MENSAJES TRANSFERIDOS A CADA TAREA REDUNDANTE ESTAN ORDENADOS SEGUN UN ORDEN CRONOLOGIAS PARA SER TRATADOS POR LA TAREA REDUNDANTE SEGUN ESTE ORDEN Y UNA FECHA DE ESTABILIDAD ES DETERMINADA PARA CADA MENSAJE CON OBJETO DE DEFINIR EL INSTANTE A PARTIR DEL CUAL LA TAREA REDUNDANTE PUEDE TRATAR EL MENSAJE, CARACTERIZADO EN QUE LA AUTORIZACION DE LOS MENSAJES TRANSFERIDOS A UNA TAREA REDUNDANTE ESTA BASADA EN LOS SELLOS TEMPORALES DE LOS MENSAJES AUMENTADOS RESPECTIVAMENTE POR PRIMERAS CONSTANTES DE TIEMPO (CI) Y LAS FECHAS DE ESTABILIDAD DE LOS MENSAJES ESTAN DETERMINADAS SOBRE LA BASE DE LOS SELLOS TEMPORALES DE ESTOS MENSAJES AUMENTADOS RESPECTIVAMENTE POR SEGUNDAS CONSTANTES DE TIEMPO (RI).

PROCEDIMIENTO DE RECONOCIMIENTO DE FALLO DE DIRECCION PARA UN APARATO ELECTRICO.

(01/02/1998). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: BARTHEL, HERBERT DIPL.-ING., SCHUTZ, HARTMUT DIPL.-ING., DAAR, HORST DR.

LA PRESENTE INVENCION SE REFIERE A UN PROCESO DE RECONOCIMIENTO DE FALLO DE DIRECCION PARA UN APARATO ELECTRICO, QUE SE COMPONE DE UNA UNIDAD CENTRAL Y DE LAS UNIDADES PROXIMAS CORRESPONDIENTES A LA UNIDAD CENTRAL A TRAVES DE UN SISTEMA DE COMUNICACIONES CON DIRECCIONES ESPECIFICAS DE UNIDADES PROXIMAS. DE ACUERDO CON LA INVENCION PUEDEN SER RECONOCIDO FALLOS DE DIRECCION, QUE SE GENERAN A TRAVES DE LAS UNIDADES PROXIMAS DEFECTUOSAS, PROXIMAS SE TRANSMITA UN INDICATIVO A PARTIR DE LA UNIDAD PROXIMA QUE ESTA CONECTADA A LA UNIDAD CENTRAL, ORMA QUE EL INDICATIVO TRANSMITIDO A LA UNIDAD CENTRAL SE COMPARE CON UN INDICATIVO TEORICO Y EPA DEL INDICATIVO TEORICO.

METODO DE RESOLUCION DE SEÑALES DE ENTRADA PARA ORDENADORES DE CONTROL DE PROCESOS ACTIVAMENTE REDUNDANTES.

(16/01/1998) SE PRESENTA UN METODO DE RESOLUCION DE SEÑALES DE ENTRADA EN UN SISTEMA DE CONTROL DE PROCESOS EN EL QUE CADA UNO DE LOS ORDENADORES DE CONTROL DE PROCESO ACTIVAMENTE REDUNDANTE REALIZA UN PROCESO DE ARBITRAJE COMUN SOBRE LAS SEÑALES DE ENTRADA CORRESPONDIENTES. BLOQUES DE SEÑALES DE ENTRADA CORRESPONDIENTES SON MUTUAMENTE INTERCAMBIADOS POR LOS ORDENADORES DE CONTROL DE PROCESOS ACTIVAMENTE REDUNDANTES, Y SE REALIZA UNA COMPROBACION INICIAL PARA DETERMINAR SI ESTAS SEÑALES DE ENTRADA SON VALIDAS. PARA LAS SEÑALES DE ENTRADA QUE REPRESENTAN VALORES ANALOGOS VALIDOS, SE HACE UNA DETERMINACION DE CUANDO SE HA EXCEDIDO UNA TOLERANCIA PREDEFINIDA ENTRE LAS SEÑALES DE ENTRADA…

DISPOSICION DE SINCRONIZACION DE MEMORIA DUPLICADA.

(01/01/1998) MODULO CONMUTADOR ATM BASADO EN MEMORIA TAMPON COMPARTIDA QUE SE DUPLICA Y FUNCIONA EN MODO ACTIVO DE ESPERA PARA TOLERANCIA DE FALLOS. TRAS EL FALLO Y REPARACION DE UN MODULO, LOS CONTENIDOS DE LA MEMORIA TAMPON DE LOS DOS MODULOS SE RESINCRONIZAN DEL SIGUIENTE MODO. EN EL INSTANTE DE COMENZAR LA SINCRONIZACION LOS CONTENIDOS DE LA MEMORIA DEL MODULO DE RESERVA REPARADO SE LIMPIAN, TODAS LAS ESCRITURAS A LA MEMORIA DEL MODULO ACTIVO TAMBIEN SE EMPIEZAN A REALIZAR SOBRE LA MEMORIA DEL MODULO DE ESPERA, Y EMPIEZA A CONTARSE PARA VER CUANDO SE SOBREESCRIBEN ZONAS DE MEMORIA DEL MODULO ACTIVO QUE YA EXISTIAN CUANDO EMPEZO LA SINCRONIZACION. ESTO SE HACE MEDIANTE UNA FUNCION QUE ACTIVA…

SISTEMA Y METODO DE COMUNICACIONES INTELIGENTE PARA EL CONTROL DE PROCESOS.

(01/04/1997). Solicitante/s: THE DOW CHEMICAL COMPANY. Inventor/es: SCHULTZ, DALE H., ELLISON, JOSEPH, ALLBERY, JAMES, D., JR., JOHNSON, SUSAN, J., TROISI, PETER, A., CULLEN, JAMES, H., BUTLER, RICHARD, L., PATEL, CHIMAN, L., FERREIRA, JAMES, P., UBAN, JAMES, E.

UN SISTEMA DE COMUNICACION FRONTAL INTELIGENTE QUE ESTA INTERPUESTO ENTRE UNA PLURALIDAD DE ORDENADORES DE CONTROL DE PROCESO REDUNDANTE ACTIVAMENTE Y UNA MALLA DE ORDENADOR. EL SISTEMA DE COMUNICACION FRONTAL INTELIGENTE INCLUYE AL MENOS UN ORDENADOR FRONTAL QUE ESTA ACOPLADO A LA MALLA DE ORDENADORES, Y UNA INTERFASE DE COMUNICACION EN SERIE QUE ESTA ACOPLADA ENTRE LOS ORDENADORES DE CONTROL DE PROCESO REDUNDANTE ACTIVAMENTE Y EL ORDENADOR FRONTAL. LA INTERFASE DE COMUNICACION EN SERIE TRANSMITE GRUPOS SECUENCIALES DE DATOS DINAMICOS DESDE LOS ORDENADORES DE CONTROL DE PROCESO REDUNDANTE ACTIVAMENTE AL ORDENADOR FRONTAL. EL ORDENADOR FRONTAL INCLUYE UNA PLURALIDAD DE AMORTIGUADORES DE MEMORIA OSCURECIDA O REFLECTORA PARA ALMACENAR Y ALINEAR POR TIEMPO LOS GRUPOS CORRESPONDIENTES DE DATOS DINAMICOS QUE SON ASINCRONICAMENTE RECIBIDOS DE LA INTERFASE DE COMUNICACION EN SERIE.

INTERFASE DE RED.

(16/01/1997). Solicitante/s: ROBERT BOSCH GMBH. Inventor/es: MOHR, THOMAS, KERN, ROBERT, SCHMIEDERER, CLAUS, DECKER, GERHARD.

SE PROPONE UNA INTERFASE DE RED DISEÑADA PARA RECEPCION DE DOS HILOS POR MEDIO DE UN BUS EN SERIE. LA INTERFASE DISPONE DE UN RECEPTOR DIFERENCIAL CONECTADO A DOS LINEAS (RX0, RX1) DE ENTRADA. LA INTERFASE DISPONE TAMBIEN DE MEDIOS PARA LA DETECCION DE CONDICIONES DE FALLO EN LAS LINEAS BUS. LA INTERFASE ESTA DISEÑADA DE TAL MODO QUE, CUANDO SE DETECTA UN FALLO, LA INTERFASE INTERVIENE SOBRE OPERACION DE SIMPLE HILO PARA MANTENER EL FLUJO DE DATOS. ESTO SE REALIZA MEDIANTE LA REALIZACION DE UN POTENCIAL DE SUJECION FIJADO A UNA LINEA (RX0, RX1) DE ENTRADA, ESTANDO CERRADO EL POTENCIAL DE SUJECION DE TAL MODO QUE LA DIFERENCIA DE POTENCIAL ENTRE LAS DOS LINEAS (RX0, RX1) ES LA MISMA QUE PARA AMBOS NIVELES DE BIT.

UN SISTEMA COMPRENDIENDO UN PROCESADOR.

(16/07/1996). Solicitante/s: WESTINGHOUSE BRAKE AND SIGNAL HOLDINGS LIMITED. Inventor/es: ROBERTS, RICHARD JOHN, GEORGE, TERENCE MALCOLM.

UN SISTEMA DE INTERCONEXION PARA UNA VIA DE FERROCARRIL, COMPRENDIENDO UNA PLURALIDAD DE PROCESADORES (A,B Y C), TENIENDO EL SISTEMA UNA ENTRADA PARA RECIBIR INFORMACION DE ENTRADA Y UNA SALIDA PARA PROVEER CONTROL DE LA INFORMACION. CADA UNO DE LOS PROCESADORES ESTA ADAPTADO PARA PROBAR POR SI MISMO QUE ESTA OPERANDO CORRECTAMENTE, ASI COMO PARA COMPROBAR MEDIANTE OTRA PRUEBA QUE EL RESTO DE LOS PROCESADORES OPERAN CORRECTAMENTE, SIENDO CADA UNO DE LOS PROCESADORES IGUALMENTE PROBADOS POR EL RESTO DE LOS PROCESADORES. EL SISTEMA SE PARA O SE COLOCA EN UN MODO RESTRINGIDO DE OPERACION SI, SE DETECTA UN FALLO EN SU OPERACION, BIEN COMO RESULTADO DE LA RUTINA DE AUTOCOMPROBACION DE UN PROCESADOR, O BIEN COMO RESULTADO DE QUE UNO DE LOS PROCESADORES DETECTE QUE OTRO PROCESADOR NO ESTA OPERANDO CORRECTAMENTE. ESTO CONSIGUE LA INTEGRIDAD DE UN SISTEMA DE "CANAL DUAL" CON UN UNICO CANAL DE ENLACE FISICO.FIG 1.

PROCEDIMIENTO Y DISPOSITIVO PARA RECONOCER E IDENTIFICAR FALLOS EN SENSORES.

(16/03/1996) UN PROCEDIMIENTO PARA RECONOCER E IDENTIFICAR FALLOS EN SENSORES PARA MEDIDAS DE ESTADO, QUE SON LIGADOS CON MEDIDAS DADAS DIRECTAMENTE POR LOS SENSORES, MEDIANTE UNA ECUACION DE MEDICION M = HX + W, SIENDO M UN VECTOR DE LAS MEDIDAS DE MEDICION, X UN VECTOR DE LAS MEDIDAS DE ESTADO Y H LA MATRIZ DE MEDICION, Y DONDE EL ORDEN DE M ES MAYOR QUE EL ORDEN DE X, TIENE LOS PASOS DE PROCESAMIENTO: (A) DEFINICION DE VECTORES DE VALIDACION VI COMO VECTORES DE COLUMNAS DE UNA MATRIZ P = [V1 V2...VN] (B) DETERMINACION DE UN VECTOR DE PARIDAD V COMO ELEMENTO DE UN ESPACIO DE PARIDAD, QUE ES EL COMPLEMENTO ORTOGONAL DEL ESPACIO DE SEÑAL, COMO COMBINACION LINEAL DE…

SISTEMA DE CONTROL PARA MECANISMOS DE AJUSTE DE VEHICULOS.

(16/03/1996). Solicitante/s: BAYERISCHE MOTOREN WERKE AKTIENGESELLSCHAFT. Inventor/es: AUFFHAMMER, REINHARD, DONGES, EDMUND, DR.

SISTEMA DE CONTROL PARA MECANISMOS DE AJUSTE DE VEHICULOS QUE DE FUNCIONES PRINCIPALES MECANICAS REALIZAN FUNCIONES ADICIONALES OBTENIBLES CON MEDIOS ELECTRONICOS TIENEN UN SENSOR PARA UNA MAGNITUD DE ENTRADA, UN CALCULADOR PARA TRANSFORMAR LA MAGNITUD DE ENTRADA EN LA MAGNITUD DE SALIDA PARA EL ELEMENTO DE AJUSTE COORDINADA CON LA FUNCION ADICIONAL Y UN DISPOSITIVO DE URGENCIA PARA MEDIDA DE URGENCIA AL PRESENTARSE ERRORES. LAS MEDIDAS A REALIZAR SEGUN EL INVENTO SON QUE EL CALCULADOR DE LOS SENSORES DE ETAPA FUNCIONAL Y LA CADENA FUNCIONAL CONSISTIENDO EN DISPOSITIVOS DE URGENCIA COORDINADOS CON EL MIEMBRO DE AJUSTE DE MANERA SENCILLA; EL ELEMENTO DE LA CADENA FUNCIONAL QUE ACTUA SIMILARMENTE INSPECCIONA LA FUNCION DE FORMA SIMILAR Y SE ELIMINA LA MEDIDA DE URGENCIA AL PRESENTAR LOS ELEMENTOS DE LA CADENA FUNCIONAL ACTUANDO SIMILARMENTE UNA DIREVACION CON RESPECTO A UNA MEDIDA PRECALCULADA.

PROCEDIMIENTO PARA SEGURIDAD DE ERRORES EN SISTEMAS DE ALMACENAMIENTO DE INSTALACIONES DE ELABORACION DE DATOS, ESPECIALMENTE EN INSTALACIONES DE ELABORACION DE DATOS, ESPECIALMENTE EN INSTALACIONES DE TELECOMUNICACION.

(16/03/1996). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: KNEFEL, HANS-WERNER, DIPL.-ING., TRAINER, CARL, DIPL.-ING.

LOS DATOS SE ASEGURAN DE ERRORES, EL MANDO DE ALMACENAMIENTO (ST0, ST1) ES DOBLE. DESDE UN MANDO DE ALMACENAMIENTO SE INSCRIBEN APARTE DE LAS SEÑALES DE DIRECCION Y MANDO SOLAMENTE LOS DATOS DE ESCRITURA, DESDE EL OTRO MANDO DE ALMACENAMIENTO SOLAMENTE LOS DATOS DE CONTROL Y EN EL PRIMER CASO EN LA PARTE DE DATOS NECESARIOS SPN DE UN ALMACEN DE DOS PARTES Y EN EL SEGUNDO CASO EN LA PARTE DE DATOS DE CONTROL (SPK) DE ESTE ALMACEN, DESDE DONDE SE INCLUYEN EN LA COMPROBACION DE DATOS. ASI PUEDEN RECONOCERSE TAMBIEN ERRORES DE DIRECCION.

METODO PARA LA MODIFICACION DE UN SISTEMA DE PROCESADO DE FALSA TOLERANCIA.

(16/01/1996) UN METODO PARA MODIFICAR EL SISTEMA DE PROCESO DE FALSA TOLERANCIA (FTS), INCLUYENDO DOS JUEGOS GEMELOS DE PROCESADORES (PA1/PA2; PB1/PB2) OPERANDO EN MICROSINCRONIZACION EN UN PROCESO DE FRECUENCIA PRIMARIA O BAJA (FL) Y CONECTADA A SU RESPECTIVO SISTEMA CONDUCTOR (BA; BB) OPERANDO EN UNA FRECUENCIA DE DISTRIBUCION (FB), MENOR QUE EL PROCESO DE FRECUENCIA PRINCIPAL (FL). EL METODO CONSISTE EN: SELECCION DE SISTEMAS DE CONDUCCION (BA), ASOCIADO A UNO O DOS JUEGOS DE PROCESADORES DE CONDUCCION "LENTA" (PA1/PA2); SUSTITUCION DEL OTRO JUEGO DE PROCESADORES "LENTO" (PB1/PB2) POR UN JUEGO DE PROCESADORES "RAPIDO" (PB1'/PB2'); SINCRONIZADO DEL FUNCIONAMIENTO DEL JUEGO "LENTO" RESTANTE CON EL "RAPIDO" MEDIANTE: EJECUCION POR CADA JUEGO…

INSTALACION PARA LA SUPERVISION DE LAS FUNCIONES DE UNIDADES DE SINCRONIZACION EXTERNAS EN UN SISTEMA DE ORDENADORES MULTIPLES.

(01/05/1995) TAN PRONTO COMO LOS ORDENADORES (MCA, MCB, MCC) EN UN SISTEMA DE 2 O 3 ORDENADORES ALCANZAN UN PUNTO DE SINCRONIZACION EN SU DESARROLLO DEL PROGRAMA, INTERRUMPEN SU DESARROLLO DEL PROGRAMA Y TRANSMITEN A LOS ORDENADORES SOCIOS SEÑALES DE DISPONIBILIDAD PARA LA SINCRONIZACION (SYA, SYB, SYC). EL DESARROLLO DEL PROGRAMA SE CONTINUA EN TODOS LOS ORDENADORES AL MISMO TIEMPO SI HAY SEÑALES DE DISPONIBILIDAD PARA LA SINCRONIZACION PROCEDENTES DE TODOS LOS TRES ORDENADORES EN LAS UNIDADES DE SINCRONIZACION (BGA, BGB, BGC) ASIGNADAS A ESOS COMPUTADORES. SI UNA SEÑAL DE DISPONIBILIDAD PARA LA SINCRONIZACION (POR EJEMPLO, SYA) ES PERDIDA, ESTO ES RECONOCIDO POR UN MONITOR DE TIEMPO (ZUA3) DE LA UNIDAD DE SINCRONIZACION (MCA) ASIGNADA AL ORDENADOR FUERA DE SINCRONIZACION (MCA), EL CUAL, DESPUES DE UN TIEMPO…

‹‹ · 2 · ››
Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .