CIP-2021 : H03M 13/29 : combinando dos o más códigos o estructuras de códigos, p. ej. códigos de productos,
códigos de producto generalizados, códigos concatenados, códigos internos y externos.
CIP-2021 › H › H03 › H03M › H03M 13/00 › H03M 13/29[1] › combinando dos o más códigos o estructuras de códigos, p. ej. códigos de productos, códigos de producto generalizados, códigos concatenados, códigos internos y externos.
H ELECTRICIDAD.
H03 CIRCUITOS ELECTRONICOS BASICOS.
H03M CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO, EN GENERAL (por medio de fluidos F15C 4/00; convertidores ópticos analógico/digitales G02F 7/00; codificación, decodificación o conversión de código especialmente adaptada a aplicaciones particulares, ver las subclases apropiadas, p. ej. G01D, G01R, G06F, G06T, G09G, G10L, G11B, G11C, H04B, H04L, H04M, H04N; cifrado o descifrado para la criptografía o para otros fines que implican la necesidad de secreto G09C).
H03M 13/00 Codificación, decodificación o conversión de código para detectar o corregir errores; Hipótesis básicas sobre la teoría de codificación; Límites de codificación; Métodos de evaluación de la probabilidad de error; Modelos de canal; Simulación o prueba de códigos (detección o correción de errores para la conversión de código o la conversión analógico/digital, digital/analógica H03M 1/00 - H03M 11/00; especialmente adaptados para los computadores digitales G06F 11/08; para el registro de la información basado en el movimiento relativo entre el soporte de registro y el transductor G11B, p. ej. G11B 20/18; para memorias estáticas G11C).
H03M 13/29 · combinando dos o más códigos o estructuras de códigos, p. ej. códigos de productos, códigos de producto generalizados, códigos concatenados, códigos internos y externos.
CIP2021: Invenciones publicadas en esta sección.
Turbo-descodificación con intercaladores QPP libres de contención.
(18/09/2013) Un método para operar un turbo-descodificador, el método que comprende los pasos de:
recibir un vector de señal; y
turbo-descodificar el vector de señal recibido usando un intercalador de tamaño K' y una permutación π (i)≥ (f1 x i + f2 x i2)mod K', donde 0 ≤ i ≤ K'-1 es el índice secuencial de las posiciones de símbolos después deintercalar, π (i) es el índice de símbolo antes del intercalado correspondiente a la posición i, K' es el tamaño delintercalador en símbolos, y f1 y f2 son los factores que definen el intercalador y en donde los valores de K',f1, f2 se toman de al menos una fila de la siguiente tabla
Método y aparato para codificar canales en un sistema de comunicación usando códigos de comprobación de paridad de baja densidad.
(09/08/2013) Método para codificar canales en un sistema de comunicación usando un código de comprobación de paridad de baja densidad (LDPC) para el cual una matriz de comprobación de paridad tiene N1 columnas, donde N1 es 16200, teniendo la matriz de comprobación de paridad una parte de información y una parte de paridad, en el que la parte de información tiene K1 columnas, donde K1 es 7200, en el que la parte de paridad tiene (N1-K1) columnas, donde (N1-K1) es 9000; en el que la parte de información comprende una pluralidad de grupos de columnas, teniendo cada grupo de columnas M1 columnas, donde M1 es 360, y el número de grupos de columnas es K1/M1, donde K1/M1 es 20,
en el que las secuencias…
Aparato y método de procesamiento de datos.
(31/07/2013) Un receptor dispuesto en operación para la recuperación de bits de datos a partir de símbolos de datos recibidos apartir de un número predeterminado de señales sub-portadoras de símbolos Multiplexados por División de FrecuenciasOrtogonales (OFDM) y para formar un flujo de bits de salida, siendo el número predeterminado de señales subportadorasde los símbolos OFDM que se determina en función de uno entre una pluralidad de modos defuncionamiento, comprendiendo dicho receptor:
un desintercalador de símbolos dispuesto en operación para la recuperación de primeros conjuntos de símbolos dedatos a partir de primeros símbolos OFDM en función de un proceso de intercalado impar y de segundos conjuntos desímbolos de datos a partir de segundos símbolos OFDM en función de un proceso de intercalado par y para…
Método y aparato para la decodificación de canales en un sistema de comunicación usando códigos de comprobación de paridad de baja densidad.
(25/07/2013) Método para decodificar canales en un sistema de comunicación usando un código de comprobación deparidad de baja densidad (LDPC) para el cual una matriz de comprobación de paridad tiene N1 columnas,donde N1 es 16200, teniendo la matriz de comprobación de paridad una parte de información y una parte deparidad, en el que la parte de información tiene K1 columnas, donde K1 es 7200, en el que la parte deparidad tiene (N1-K1) columnas, donde (N1-K1) es 9000, en el que la parte de información comprende unapluralidad de grupos de columnas, teniendo cada grupo de columnas M1 columnas, donde M1 es 360, y elnúmero de grupos de columnas es K1/M1, donde K1/M1 es 20,
en el que las secuencias de posiciones de `1' en…
Aparato y método de intercalado turbo.
(18/06/2013) Turbo codificador que comprende:
un primer codificador para codificar una trama de bits K de información de entrada para generar primeros símbolos codificados;
un dispositivo de intercalado para
escribir secuencialmente los bits K de información de entrada en una matriz rectangular R x C fila por fila comenzando en la primera columna de la primera fila,
seleccionar una raíz primitiva g0 que corresponde a un número primo p,
generar una secuencia C(i) de base para la permutación dentro de una fila como
C(i)≥[g0xC(i-1)] mod p, i≥1,2,...,(p-2) y C ≥ 1
determinar un conjunto de números enteros primos…
Aparato y método de procesamiento de datos.
(12/06/2013) Un transmisor para comunicar bits de datos mediante un número predeterminado de señales de sub-portadoras desímbolos Multiplexados por División de Frecuencias Ortogonales (OFDM), estando el número predeterminado de señales de sub-portadoras determinado en conformidad con uno de entre una pluralidad de modos de funcionamiento,
comprendiendo el transmisor:
un intercalador de paridad utilizable para realizar un intercalado de paridad sobre bits de datos codificados porControl de Paridad de Baja Densidad (LDPC) obtenidos mediante codificación LDPC de los bits de datos en conformidadcon una matriz de control de paridad de un código LDPC,…
Codificación y decodificación concatenadas para protocolo de comunicación de capas múltiples.
(06/05/2013) Un procedimiento de codificación que comprende:
codificar los bits sistemáticos de un flujo de bits en cada una de una pluralidad de memorias intermedias con un primer código para producir datos sistemáticos codificados, siendo el primer código un códigoexterno, en el que cada una de la citada pluralidad de memorias intermedias incluye una memoria intermediasistemática para almacenar los bits sistemáticos como datos no codificados antes de la codificaciónde los bits sistemáticos con el citado primer código y para almacenar una porción sistemática de losdatos sistemáticos codificados;
multiplexar el contenido de la pluralidad de memorias intermedias, realizándose el citado multiplexado directamente sobre el contenido…
Aparato y método de procesamiento de datos.
(26/03/2013) Un receptor dispuesto en funcionamiento para recuperar bits de datos desde símbolos de datos recibidos desdeun número predeterminado de señales de sub-portadora de un símbolo Multiplexado por División de FrecuenciasOrtogonales (OFDM) y formar una corriente de bits de salida, comprendiendo el aparato de procesamiento de datos:un desentrelazador de símbolos que puede funcionar para introducir por lectura en una memoria deentrelazador de símbolos el número predeterminado de símbolos de datos desde las señales de sub-portadoraOFDM, y para extraer por lectura de la memoria de entrelazador de símbolos los símbolos de datos adentro deuna corriente…
Aparato y método de procesamiento de datos.
(22/03/2013) Un transmisor para comunicar bits de datos a través de un número predeterminado de señales de sub-portadorade un símbolo Multiplexado por División de Frecuencia Ortogonal (OFMD), comprendiendo el transmisor:
un intercalador de paridad, operable para realizar intercalación de paridad sobre bits de datos codificadospor Comprobación de Paridad de Baja Densidad (LDPC) obtenidos mediante codificación de LDPC de los bits dedatos de acuerdo con una matriz de comprobación de paridad de un código de LDPC, que incluye una matriz deparidad correspondiente a bits de paridad de un código de LDPC, teniendo la matriz de paridad una estructuragradual, de modo que un bit de paridad de los bits de datos codificados por LDPC es intercalado en una posición debit de paridad diferente,
una unidad de mapeo para mapear…
Turbo-codificación con intercaladores libres de contención.
(08/03/2013) Un método para operar un turbo-codificador, el método que comprende los pasos de:
recibir un bloque de información de tamaño K;
determinar un tamaño de intercalador K' ≥ K'' donde K'' es de un conjunto de tamaños;
en donde el conjunto de tamaños comprende K'' ≥ ap x f, pmin< p< pmax; fmin< f< fmax,en donde a es un entero, f esun entero continuo entre fmin y fmax, y p toma valores enteros entre pmin y pmax, a>1, pmax >pmin, pmin>1.
rellenar el bloque de información de tamaño K en un bloque de entrada de tamaño K'; e
intercalar el bloque de entrada usando un intercalador de tamaño K', en donde el paso de intercalar elbloque…
Acortamiento y perforación de códigos de comprobación de paridad de baja densidad (LDPC) para decodificación de canales.
(07/03/2013) Método para decodificar canales en un sistema de comunicación usando un código de comprobación deparidad de baja densidad (LDPC) para el cual una matriz de comprobación de paridad tiene N1 columnas,donde N1 es 16200, teniendo la matriz de comprobación de paridad una parte de información y una parte deparidad, en el que la parte de información tiene K1 columnas, donde K1 es 3240, en el que la parte deparidad tiene (N1-K1) columnas, en el que (N1-K1) es 12960; en el que la parte de información comprendeuna pluralidad de grupos de columnas, teniendo cada grupo de columnas M1 columnas, donde M1 es 360, yel número de grupos de columnas es K1/M1, donde K1/M1 es 9, en el que las secuencias de posiciones de`1' en la 0-ésima columna en el i-ésimo grupo de columnas, i≥0, ..., 8, indicado por
Procedimiento y aparato para codificar y decodificar datos.
(11/07/2012) Procedimiento de operación de un transmisor, en el que el procedimiento comprende: recibir un bloque de transporte concatenado de longitud X; determinar dos tamaños de bloque FEC, contiguos, disponibles Kl-1 y Kl a partir de un grupo de tamaños de bloque FEC, no contiguos, en el que los tamaños de bloque FEC, no contiguos, disponibles se encuentran entre Kmin y Kmax, y en el que Kmin
Proceso y configuración de turbo-ecualización con turbo-decodificación de señales.
(30/05/2012) Proceso de turbo-ecualización con turbo-decodificación de señales,
Mediante el cual se lleva a cabo una etapa de ecualización en cada iteración del turbo-ecualizador y serealiza una etapa de decodificación, que es tan sólo una parte de una etapa de una turbo-decodificación, encada iteración del turbo-ecualizador,
Mediante el cual se completa una etapa del turbo-decodificador cuando se han ejecutado dos iteracionesdel turbo-ecualizador,
Mediante el cual se llevan a cabo dos etapas de decodificación durante una etapa de turbo-decodificación,realizando cada etapa del decodificador tan sólo una parte de una etapa de un turbo-decodificador por cadaiteración…
Turbo codificación con intercaladores QPP de libre contención.
(11/04/2012) Un método para operar un turbo codificador, el método que comprende los pasos de:
recibir un bloque de entrada de tamaño K'; y codificar el bloque de entrada usando un intercalador de tamaño K' y una permutación T (i) = (f1 x i + f2 x i2) mod K', donde 0< i< K'-1 es el índice secuencial de las posiciones de símbolo después de intercalar, T (i) es el índice de símbolo antes del intercalado correspondiente a la posición i, K' es el tamaño del intercalador en símbolos y f1 y f2 son los factores que definen el intercalador y en donde los valores de K', f1, f2 se toman de al menos una fila de la siguiente tabla:
K' f1 f2 40 37 20 56 19 42 72 19 60 104 45 26 120 103 90 136 19 102 152 135 38 168 101 84 192 85 24 216 13 36 248 33 62 280 103 210 320 21 120 368 25 138 384 25 240 416 77 52 472 175 118 544 35…
Descodificación reticular de códigos limitados en longitud de marcha que tienen una tabla de códigos de longitud de entrada variable.
(21/03/2012) Un aparato de descodificación destinado a descodificar un código de modulación limitado en longitud de marcha, el cual puede ser codificado de acuerdo con una tabla de codificación, de tal manera que dicho aparato de descodificación comprende medios de introducción de código, destinados a introducir el código de modulación, y medios de descodificación , destinados a descodificar el código de modulación introducido a través de los medios de introducción de código, de tal modo que dicha tabla de codificación es una tabla de longitud variable en la que las longitudes de bits de entrada son variables, y dicho aparato está caracterizado por que
dichos medios de…
Procedimiento y sistema para generar códigos de comprobación de paridad de baja densidad (LDPC).
(07/03/2012) Un procedimiento para la codificación de señales, comprendiendo el procedimiento:
codificar un mensaje de entrada en una palabra de código con un codificador de Comprobación de Paridad de Baja Densidad (LDPC) , en el que la etapa de codificación comprende:
recibir bits de información i0, i1, ..., im, ..., ikldpc -1;
inicializar los bits de paridad p0, p1, ..., pj, ...p nldpc - kldpc - 1, de un código de Comprobación de Paridad de Baja Densidad (LDPC) que tiene una tasa de código de 1/2, 5/6, o 3/4 de acuerdo con p0 = p1 = ... = pnldpc - kldpc - 1 = 0;
generar, en base a los bits de información, los bits de paridad acumulando los bits de información realizando las operaciones para cada uno de los bits de información, im, pj = pj im para cada valor correspondiente de…
METODO Y APARATO PARA CODIFICAR CODIGOS DE COMPROBACION DE PARIDAD DE BAJA DENSIDAD (LDPC) EN BLOQUES LARGOS Y CORTOS.
(01/05/2007). Solicitante/s: THE DIRECTV GROUP, INC.. Inventor/es: EROZ, MUSTAFA, SUNG, FENG-WEN, LEE, LIN-NAN.
Un método de codificación que comprende: recibir bits de información; y generar, basándose en los bits de información, bits de paridad de un código de Comprobación de Paridad de Baja Densidad (LDPC "Low Density Parity Check"), de acuerdo con una de entre una tasa o proporción de código de 1/3, una proporción de código de 1/4 ó una proporción de código de 2/5, al acumular bits en direcciones de bits de paridad.
PROCEDIMIENTO Y SISTEMA PARA LA RECEPCION ITERATIVA SUBOPTIMA PARA SISTEMA DE TRANSMISION DE ALTO CAUDAL CDMA.
(16/02/2006). Ver ilustración. Solicitante/s: FRANCE TELECOM. Inventor/es: VISOZ, RAPHA L, BOUJEMAA, HATEM.
Procedimiento para la recepción de una señal, transmitida a través de un canal de transmisión con trayectorias múltiples, según una técnica de ensanchamiento de espectro con un pequeño factor de ensanchamiento, siendo transmitida esta señal en forma de secuencias de símbolos binarios codificados, que comprenden símbolos pilotos definidos previamente y símbolos de datos, multiplicadas por una secuencia de ensanchamiento, comprendiendo este procedimiento una etapa para la determinación de una estimación de canal por medio de los símbolos pilotos definidos previamente, recibidos.
ADAPTACION DE VELOCIDADES Y ENTRELAZADO DE CABLES PARA UN SISTEMA DE COMUNICACIONES.
(01/12/2005). Ver ilustración. Solicitante/s: NORTEL NETWORKS LIMITED. Inventor/es: TONG, WEN, LERETAILLE, CATHERINE , GOSNE, STEPHANE.
Método de entrelazado y de adaptación de velocidad de bits de datos codificados por convolución y concatenación en paralelo, que comprende las etapas de entrelazar los bits de datos codificados, y de adaptar en velocidad los bits de datos codificados entrelazados mediante el truncamiento de algunos de los bits de datos codificados, en el que los bits de datos codificados comprenden unos bits sistemáticos (S) y unos bits de paridad (P1, P2), caracterizado porque para la etapa de adaptación de velocidad se proporciona una pluralidad de flujos independientes, que incluyen un primer flujo de bits entrelazados que contiene dichos bits sistemáticos y por lo menos un segundo flujo de bits entrelazados que contiene por lo menos algunos de dichos bits de paridad, y porque la etapa de adaptación de velocidad comprende el truncamiento de bits únicamente del por lo menos un segundo flujo de bits entrelazados.
PROCEDIMIENTO Y DISPOSITIVO DE CODIFICACION CON AL MENOS DOS CODIFICACIONES EN PARALELO Y PERMUTACION MEJORADA Y PROCEDIMIENTO Y DISPOSITIVO DE DESCODIFICACION CORRESPONDIENTES.
(01/04/2005). Ver ilustración. Solicitante/s: FRANCE TELECOM GROUPE DES ECOLES DE TELECOMMUNICATIONS-ETABLISSEMENT ENST DE BRETAGNE. Inventor/es: BERROU, CLAUDE, GLAVIEUX, ALAIN.
Un procedimiento de codificación de datos digitales fuente, que pone en práctica en paralelo al menos dos etapas de codificación elemental que tratan el conjunto de dichos datos fuente cada una, y que comprende una etapa de permutación que modifica el orden de tratamiento de dichos datos fuente entre dichas etapas de codificación elemental, estando organizados dichos datos fuente en palabras de código fuente que comprenden n elementos binarios fuente cada una, siendo n superior o igual a 2, caracterizado porque dicha etapa de permutación comprende: · una etapa de modificación reversible del contenido de al menos algunas de dichas palabras de código fuente, que proporciona palabras de código modificadas; · una etapa de permutación del orden de dichas palabras de código fuente o modificadas.
TURBO-DESCODIFICADOR SOVA CON COMPLEJIDAD DE NORMALIZACION REDUCIDA.
(16/03/2004). Solicitante/s: SONY INTERNATIONAL (EUROPE) GMBH. Inventor/es: STIRLING-GALLACHER, RICHARD, SONY INTERNATIONAL.
Método de turbo-descodificación que usa un algoritmo de Viterbi de salida lógica, en el que se usan una pluralidad de unidades descodificadoras efectivas , es decir, ya sea una unidad descodificadora que se usa varias veces, o bien, al menos dos unidades descodificadoras; y salidas de la o las unidades descodificadoras se normalizan con un factor de normalización; caracterizado porque sólo un subconjunto apropiado de las unidades descodificadoras efectivas del turbodescodificador se normaliza con un factor de normalización variable durante el funcionamiento, y la otra o las otras unidades descodificadoras efectivas se normalizan con un factor de normalización constante en el tiempo.
PROCEDIMIENTO Y DISPOSICION PARA LA DETERMINACION DE UN CRITERIO DE INTERRUPCION ADAPTABLE DURANTE LA DECODIFICACION ITERATIVA DE INFORMACION CODIFICADA DE MANERA MULTIDIMENSIONAL.
(16/12/2003). Solicitante/s: SIEMENS AG. Inventor/es: BURKERT, FRANK, HAGENAUER, JOACHIM, PROF. DR.-ING.
UN CRITERIO DE INTERRUPCION ADAPTIVO EN DESCODIFICACION ITERATIVA DE INFORMACIONES CODIFICADAS TRANSMITIDAS DE FORMA MULTIDIMENSIONAL SE UTILIZA COMO MEDICION PARA LA MODIFICACION EN LA DETERMINACION CORRESPONDIENTE DE TRAMOS PARCIALES DE ITERACION QUE SIGUEN UNO DESPUES DE OTRO CON RESPECTO A LA ENTROPIA RELATIVA, APROXIMACIONES DE ENTROPIA RELATIVA O EN MAGNITUDES SIMILARES. NO RESULTA EN ESTE PASO DE ITERACION NINGUNA MODIFICACION QUE DISPONGA DE UN VALOR UMBRAL PREVIAMENTE DETERMINADO DE LA ENTROPIA RELATIVA, INTERRUMPIENDOSE LA DECODIFICACION ITERATIVA.
