Control de impedancia dinámica para memorias intermedias de entrada/salida.
(25/06/2014) Circuito de excitación y terminación, que comprende: una red de pull-up de impedancia variable que tiene una primera pluralidad de 5 transistores ; una red de pull-down de impedancia variable que tiene una segunda pluralidad de transistores ; estando configurada cada una de entre la red de pull-up y la red de pull-down para presentar una impedancia deseada variando el número de transistores activados; una primera pluralidad de bits de control de un bus de control de impedancia para establecer una configuración de terminación de la red de pull-up ; una segunda pluralidad de bits de control del bus…