(20/11/2019) Un método asociado a un diseño de circuito eléctrico predefinido, en donde cada circuito eléctrico fabricado de acuerdo con el diseño de circuito eléctrico define una respuesta de frecuencia entre una señal de entrada (x (t)) y una señal de salida (y (t)) en un intervalo de frecuencia, comprendiendo el método: redefinir, basándose en mediciones sobre un lote de prueba de circuitos eléctricos fabricados de acuerdo con el diseño de circuito eléctrico, un modelo específico del diseño (Q (ω; T, V)) para el diseño de circuito eléctrico, describiendo el modelo específico del diseño una respuesta de frecuencia del diseño…

(21/11/2013) Procedimiento y dispositivo para la conversión analógica-digital de señales por medio de, como mínimo, dosconvertidores A/D (convertidores analógicos-digitales) que no son de alta resolución, en los que la señal analógica,por una parte, es convertida, no amplificada en una primera señal digital (x1), y por otra parte, después de untratamiento de la señal, en general una amplificación afectada por errores superior a 1, cuya magnitud no esnecesariamente conocida con precisión, es convertida en una segunda señal digital (x2), de manera que en el casoen que a) el valor de la segunda señal digital (x2) se encuentra con una gran probabilidad en un rango…

(01/08/2013) Procedimiento para la corrección de un error de offset de un convertidor de señal , en donde elprocedimiento presenta los siguientes pasos: a) unión de una entrada del convertidor de señal a un canal de offset (OK), que está configuradopara proporcionar un valor de 5 tensión de referencia predefinido o un valor de corriente predefinido; b) detección y archivado de un valor de offset proporcionado a una salida del convertidor de señal ,que el convertidor de señal envía en respuesta a la aplicación del valor de tensión de referenciapredefinido o valor de corriente de referencia predefinido, en donde se realiza el archivado del valor deoffset en una memoria…

(18/12/2012) El objeto de la presente invención es un procedimiento adaptativo para la calibración del offset de comparadores en convertidores analógico-digitales (ADCs). La técnica que implementa permite ajustar mediante un control digital de bajo coste la tensión umbral efectiva o transición de los comparadores sin afectar al camino natural de señal, y por tanto, sin interrupción de la conversión A/D de la entrada analógica. Se trata, por tanto, de una técnica de calibración concurrente.

(03/12/2012) Procedimiento adaptativo para la estimación de la INL en convertidores analógico-digitales (ADCs). Permite caracterizar y testar los convertidores analógico-digitales mediante la estimación de la No-Linealidad-Integral (Integral-Non-Linearity, INL, en inglés), permitiendo evaluar el efecto de la temperatura y los cambios de polaridad en los convertidores, sin que para ello se interrumpa el camino natural de la conversión analógico-digital de la señal de entrada para inyectar el estímulo o referencia de test específico. Dicho procedimiento es válido para el test y caracterización de cualquier topología de conversión analógico-digital en aplicaciones BIST (de sus siglas en inglés, Built-In Self-Test) concurrentes como no concurrentes.

(24/07/2012) Equipo de Diagnóstico de Altavoces y procedimiento de utilización de este mediante el uso de transformada Wavelet. Técnica de detección de fallos o defectos debidos a asimetrías magnéticas en los altavoces de bobina móvil. Una de las causas de distorsión, fallo o defecto en altavoces de bobina móvil es la asimetría magnética presente en el flujo que recibe la bobina. Esta asimetría se traduce en asimetrías de desplazamiento del pistón, fatiga de los componentes elásticos, variación de la inductancia y por lo tanto en la variación de la impedancia del altavoz, por lo que los métodos clásicos de detección de fallos, no resultan eficaces. El método presentado se basa en la medida de las corrientes de la bobina y en su estudio espectral usando transformadas Tiempo-Frecuencia. Mediante la visualización del escalograma es posible apreciar…

(08/04/2011) Circuito multiplicador de un único bit con función de ajuste de fase.Aumenta la resolución del ajuste de fase. Incluye un elemento aritmético de un bit 9 que multiplica señales de un bit dentro del cual las dos señales analógicas se convierten por un elemento de conversión {dl}{sg} 1, con una frecuencia de reloj del elemento aritmético de un bit que se fija a un múltiplo entero de la frecuencia de reloj del elemento de conversión {dl}{sg}, tiene dos elementos de almacenamiento multi-etapa 7 y 8 que almacenan respectivamente señales digitales de un bit, e introducen las salidas de multi-etapas almacenadas dentro del elemento aritmético de un bit, y un elemento de fijación del ajuste de fase…