CIP-2021 : G06F 11/10 : añadiendo cifras binarias o símbolos especiales a los datos expresados según un código,
p. ej. control de paridad, exclusión de los 9 o de los 11.
CIP-2021 › G › G06 › G06F › G06F 11/00 › G06F 11/10[3] › añadiendo cifras binarias o símbolos especiales a los datos expresados según un código, p. ej. control de paridad, exclusión de los 9 o de los 11.
G FISICA.
G06 CALCULO; CONTEO.
G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N).
G06F 11/00 Detección de errores; Corrección de errores; Monitorización (detección, corrección o monitorización de errores en el almacenamiento de información basado en el movimiento relativo entre el soporte de registro y el transductor G11B 20/18; monitorización, es decir, supervisión del progreso del registro o reproducción G11B 27/36; en memorias estáticas G11C 29/00).
G06F 11/10 · · · añadiendo cifras binarias o símbolos especiales a los datos expresados según un código, p. ej. control de paridad, exclusión de los 9 o de los 11.
CIP2021: Invenciones publicadas en esta sección.
PROCEDIMIENTO Y DISPOSITIVO PARA RECONOCER E IDENTIFICAR FALLOS EN SENSORES.
(16/03/1996) UN PROCEDIMIENTO PARA RECONOCER E IDENTIFICAR FALLOS EN SENSORES PARA MEDIDAS DE ESTADO, QUE SON LIGADOS CON MEDIDAS DADAS DIRECTAMENTE POR LOS SENSORES, MEDIANTE UNA ECUACION DE MEDICION M = HX + W, SIENDO M UN VECTOR DE LAS MEDIDAS DE MEDICION, X UN VECTOR DE LAS MEDIDAS DE ESTADO Y H LA MATRIZ DE MEDICION, Y DONDE EL ORDEN DE M ES MAYOR QUE EL ORDEN DE X, TIENE LOS PASOS DE PROCESAMIENTO: (A) DEFINICION DE VECTORES DE VALIDACION VI COMO VECTORES DE COLUMNAS DE UNA MATRIZ P = [V1 V2...VN] (B) DETERMINACION DE UN VECTOR DE PARIDAD V COMO ELEMENTO DE UN ESPACIO DE PARIDAD, QUE ES EL COMPLEMENTO ORTOGONAL DEL ESPACIO DE SEÑAL, COMO COMBINACION LINEAL DE…
PROCEDIMIENTO PARA LA PRUEBA DE UNA DE LAS UNIDADES MAS PEQUEÑAS DIRECCIONABLE DE UNA MEMORIA RAM EN EL CASO DE UN NUMERO DETERMINADO DE FALLOS DE BIT.
(01/11/1995). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: KNEFEL, HANS-WERNER.
EL TEST DE UNA DE LAS UNIDADES MAS PEQUEÑA DIRECCIONABLES DE UN MEDIO DE MEMORIA, DEBE TENER LUGAR DE FORMA COMPLETA Y AL MISMO TIEMPO. POR ESTE MOTIVO SE EMPLEA UN PROCESO DE TEST BASADO EN LA FORMACION PARITARIA CON AL MENOS DOS MUESTRA DE TEST, DONDE EN LA PRIMERA MUESTRA DE TEST EL FALLO DE BIT RECONOCEDOR SE TRANSMITE A LA SIGUIENTE MUESTRA DE TEST Y EN LA TRANSMISION DE ESTA MUESTRA DE TEST SE RECONOCE EL FALLO DEL BIT QUE DA LA ADICCION DEL PRIMERO Y LA SEGUNDA MUESTRA DE TEST DA COMO RESULTADO LOS FALLOS DE BIT SEPARADOS APARECIDOS.
BUFFER BIDIRECCIONAL CON ENGANCHE Y CONTROL DE LA PARIDAD.
(16/10/1995) CIRCUITO PARA ALMACENAR Y CONTROLAR LA PARIDAD DE DATOS DIGITALES COMUNICADOS ENTRE UN PRIMER Y UN SEGUNDO BUSES DE DATOS, QUE INCLUYE UNA PLURALIDAD DE CIRUITOS BIDIRECCIONALES DE ALMACENAMIENTO INTERMEDIO. CADA UNO DE LOS CIRCUITOS BIDIRECCIONALES DE ALMACENAMIENTO INTERMEDIO INCLUYE UNA VIA DE DATOS QUE CONSTA DE UN RECEPTOR DE DATOS, UN ELEMENTO ENGANCHADOR Y UN EXCITADOR CONECTADOS EN SERIE ENTRE EL PRIMER Y EL SEGUNDO BUSES DE DATOS, RESPECTIVAMENTE; UNA SEGUNDA VIA DE DATOS QUE CONSTA DE UN RECEPTOR DE DATOS, UN ELEMENTO DE ENGANCHE Y UN EXCITADOR CONECTADOS EN SERIE ENTRE EL SEGUNDO Y EL PRIMER BUSES DE DATOS, RESPECTIVAMENTE; UN MECANISMO DE CONTROL PARA CONTROLAR QUE LOS EXCITADORES COLOQUEN SELECTIVAMENTE SU…
PROCEDIMIENTO PARA EL TRATAMIENTO DE PALABRAS DE CODIGO BINARIO CONTROLABLES POR PARIDAD QUE DENTRO DE SU TRANSMISION RECIBEN UNA AMORTIGUACION DIGITAL Y/O CONVERSION DEL CODIGO.
(01/09/1995). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: BOCKER, GERD, DIPL.-ING., KADERKA, ROSTISLAV, DIPL.-ING., KRUMENACKER, RUDOLF, DIPL.-ING..
AL ENCONTRARSE UNA PARIDAD EQUIVOCADA ANTES DE REALIZARA UNA AMORTIGUACION O UNA CONVERSION DE CODIGO, SE INVIERTE EL BIT DE PARIDAD DE LAS PALABRAS CODIFICADAS SUJETAS A ESTE TRATAMIENTO DE FORMA QUE MODIFICACIONES DE POLARIDAD CAUSADAS POR LA AMORTIGUACION O CONVERSION DE CODIGO NO PUEDEN TENER LA CONSECUENCIA QUE NO SE RECONOZCAN ESTAS PARIDADES EQUIVOCADAS.
PROCEDIMIENTO PARA REALIZAR UNA PRUEBA CONSTANTE DE UNA REPRESENTACION EN PANTALLA SEGURA.
(16/01/1995). Solicitante/s: ALCATEL SEL AKTIENGESELLSCHAFT. Inventor/es: BLAAS, PETER, KREHLE, HANS JURGEN, SEITZ, MATTHIAS, SCHWARZWALDER, JORG.
LOS DATOS DE PANTALLA, ELABORADOS PARALELAMENTE EN DOS CANALES INDEPENDIENTES ENTRE SI, QUEDAN ARCHIVADOS EN MEMORIAS DE PANTALLA (BWS1, BWS2) DE DOS COMPUTADORES (VC1, VC2) DE PANTALLA Y VUELVEN A SER LEIDOS, POR OBRA DE LA SEÑAL DE UN SISTEMA SUBORDINADO DE ORDENADOR, SEGUN LA TECNICA DE LAS SEÑALES, PROCEDENTE DE CALCULADORES DE PANTALLA Y EN ESTA OPERACION SE UNE CON UN POLINOMIO DE REDUNDANCIA. LAS REDUNDANCIAS DE PRUEBA, ASI FORMADAS, SE TRANSFIEREN AL SISTEMA SUBORDINADO PARA SU COMPARACION. EL SISTEMA SUBORDINADO DESENCADENA UNA REACCION DE SEGURIDAD, CUANDO LAS REDUNDANCIAS DE PRUEBA NO SINTONIZAN O NO COINCIDEN EN EL TIEMPO.
UN DISPOSITIVO DESCODIFICADOR PARA UNA CORRIENTE DE SIMBOLOS DE CODIGO QUE SE RECIBEN SUCESIVAMENTE.
(01/06/1986). Solicitante/s: N.V. PHILIPS' GLOEILAMPENFABRIEKEN.
DISPOSITIVO DESCODIFICADOR PARA UNA CADENA DE SIMBOLOS DE CODIGO RECIBIDOS CONSECUTIVAMENTE. SE COMPONE DE: UNA MEMORIA DE ADAPTACION TEMPORAL DE ENTRADA Y SALIDA; UN SELECTOR DISTRIBUIDOR BIDIRECCIONAL; UNA MEMORIA DE ALMACENAMIENTO DE CODIGOS; UNA MEMORIA FITO QUE CARGA LOS SIMBOLOS; UNA MEMORIA FITO QUE CARGA LOS BITIOS DE MARCA INDICADORA; UNA MEMORIA DE SOLO LECTURA O DE DETERMINACION DE ESTRATEGIA; UN CONTADOR DE PROGRAMA QUE FORMA CON UN SECUENCIADOR; UN GENERADOR DE SEÑAL (EEP/PES) QUE FORMA MARCAS INDICADORAS SECUNDARIAS; UN ESTABILIZADOR DE MARCA INDICADORA; UN SELECTOR DE CONTADOR ; UNA MEMORIA DE SOLO LECTURA O COMPARADOR ; UN DESCODIFICADOR REAL ; UNA MEMORIA FITO DE LECTURA DE ACCESO DIRECTO Y TRES CONTADORES FC1N, FC2N, FC3N PARA CONTAR A LOS BITIOS.
UN PROCEDIMIENTO MEJORADO PARA REPRODUCIR SEÑALES DIGITALES.
(01/09/1985). Solicitante/s: SONY CORPORATION.
PROCEDIMIENTO PARA REPRODUCIR SEN/ALES DIGITALES.CONSISTE EN DIVIDIR EN VARIAS UNIDADES LOS DATOS DE INFORMACION DIGITAL, MEDIANTE UN PAQUETE DIVIDIDO POR SEN/ALES DE SINCRONISMO, REALIZAR UN TRATAMIENTO DE CODIFICACION POR DETECCION DE ERROR O DE CODIFICACION DE CORRECCION PARA CADA UNA DE DICHAS UNIDADES, SOMETER A UN PROCESO DE INTERCALACION DICHOS DATOS CON UN CODIGO REDUNDANTE PARA CORRECCION O DETECCION DE ERROR, Y REGISTRARLOS EN AERAS DETERMINADAS PARA SEN/ALES DE SUBCODIFICACION. ADEMAS INCLUYE OPERACIONES DE DESINTERCALAR DATOS DE INFORMACION DIGITAL Y CODIGO REDUNDANTE PARA DETECCION O CORRECCION DE ERROR, A FIN DE REPRODUCIR DE ESTA FORMA DATOS DE INFORMACION DIGITAL.
UN METODO CODIFICADOR PARA CORRECCION DE ERRORES.
(16/03/1985). Solicitante/s: SONY CORPORATION.
METODO CODIFICADOR PARA CORRECCION DE ERRORES.CONSISTE EN: A) PERMITIR UNA SECUENCIA DE CODIGOS CON UN PRIMER CODIGO DE DETECCION DE ERRORES CAPAZ DE DETECTAR ERRORES Y QUE SE APLICA EN LA CODIFICACION SEGUN UNA PRIMERA DIRECCION EN LA PLURALIDAD DE BLOQUES; B) FORMAR UNA SECUENCIA DE CODIGOS DE UN SEGUNDO CODIGO DE CORRECCION DE ERROR EN LA OTRA DIRECCION, DE DIRECCION DIGITAL, MEDIANTE LA PLURALIDAD DE SIMBOLOS QUE ESTAN INCLUIDOS RESPECTIVAMENTE EN DIFERENTES SECUENCIAS DE CODIGOS DE LOS PRIMEROS CODIGOS DE DETECCION DE ERROR; Y C) TRANSMITIR SECUENCIALMENTE LOS BLOQUES QUE.CONSTAN DE LOS SIMBOLOS DE LOS DATOS DE INFORMACION DIGITAL, Y DE LOS DATOS DE REDUNDANCIA DEL PRIMER CODIGO DE DETECCION DE ERRORES, Y LOS BLOQUES QUE CONSTAN DE LOS DATOS DE REDUNDANCIA DEL SEGUNDO CODIGO DE DETECCION DE ERRORES Y DE LOS DATOS DE REDUNDANCIA DEL PRIMER CODIGO DE DETECCION DE ERRORES.
UN METODO Y UNA INSTALACION PARA CORREGIR ERRORES EN DATOS DIGITALES.
(01/03/1985). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.
METODO E INSTALACION PARA CORREGIR ERRORES EN DATOS DIGITALES.CONSISTE EN: A) GENERAR DOS BATERIAS DE BITIOS DE SINDROME T1, CADA UNA DE LAS CUALES CONTIENE B BITIOS; B) TRATAR LOS 2T1 SINDROMES PARA CORREGIR HASTA T1 ERRORES EN CADA UNA DE LAS PALABRAS DE CODIGO; C) GENERAR 2T2 BATERIAS DE BITIOS DE SINDROME DE BLOQUE, CADA UNA DE LAS CUALES CONTIENE B BITIOS; D) GENERAR UN NUEVO GRUPO DE 2T2 BATERIAS DE BITIOS DE SINDROME DE BLOQUE; Y E) TRATAR EL NUEVO GRUPO DE BATERIAS DE BITIOS DE SINDROME DE BLOQUE MODIFICADAS PARA CORREGIR HASTA T2 ERRORES EN EL SUB-BLOQUE QUE FUE PREVIAMENTE MAL CORREGIDO.
PERFECCIONAMIENTOS INTRODUCIDOS EN UN METODO PARA CORRECCION DE ERRORES.
(01/09/1984). Solicitante/s: SONY CORPORATION.
METODO PARA CORRECCION DE ERRORES.CONSISTE EN: A) DIVIDIR DATOS DE INFORMACION DIGITAL EN UN PAQUETE DIVIDIDO POR SEÑALES DE SINCRONISMO EN UNA PLURALIDAD DE LOTES COMO UNIDADES DE DIVISION; B) AÑADIR UN PRIMER CODIGO REDUNDANTE PARA DETECCION DE ERROR O CORRECCION DE ERROR A CADA UNA DE LAS UNIDADES DE DIVISION; Y C) INTERCALAR LOS DATOS DE INFORMACION DIGITAL EN CADA UNA DE LAS UNIDADES DE DIVISION Y EL PRIMER CODIGO REDUNDANTE PARA DETECCION DE ERROR O CORRECCION DE ERROR, CON LO CUAL LOS DATOS INTERCALADOS SE TRANSMITEN JUNTO CON SEÑALES DE SINCRONISMO DE CUADROY DATOS DE CANAL PRINCIPAL. LOS DATOS EN LOS CANALES SON CODIFICADOS E INTERCALADOS Y SE REGISTRAN ENTONCES DE MODO QUE LAS DISTANCIAS ENTRE LOS DATOS SE HACEN GRANDES.
UN METODO DE CORRECCION DE ERRORES PARA LA TRANSFERENCIA DE DATOS DISPUESTOS A MODO DE PALABRAS.
(01/03/1984). Solicitante/s: N.V. PHILIPS' GLOEILAMPENFABRIEKEN.
DISPOSITIVO DE CORRECCION DE ERROR PARA CORREGIR DATOS ORGANIZADOS POR PALABRAS.CONSTA DE MEDIOS DE DESMODULACION PARA DESMODULAR LAS PALABRAS DE CANAL Y LOS BITIOS DE FUSION DESPUES DE LA TRANSFERENCIA, CON EL FIN DE RECONSTRUIR EL TERCER NUMERO DE PALABRAS, COMPRENDIENDO DICHOS MEDIOS DE DESMODULACION UNOS PRIMEROS MEDIOS DE ADICION DE MARCA INDICADORA, PARA AÑADIR UN PRIMER BITIO DE MARCA INDICADORA A LA PALABRA DEL TERCER NUMERO DE PALABRAS; DE PRIMEROS MEDIOS DE CORRECCION PARA RECIBIR DICHO TERCER NUMERO DE PALABRAS; Y DE SEGUNDOS MEDIOS DE CORRECCION PARADESINTERCALAR LOS SEGUNDOS NUMEROS DE PALABRAS Y PARA CORREGIR LOS PRIMEROS NUMEROS DE PALABRAS.
PERFECCIONAMIENTOS EN LAS UNIDADES DE MEMORIA DE TIPO MODULAR.
(16/06/1982). Solicitante/s: ITALTEL SOCIETA ITALIANA TELECOMUNICAZIONI SPA.
UNIDAD DE MEMORIA DE TIPO MODULAR PARTICULARMENTE APTA PARA DESARROLLAR LAS FUNCIONES DE MEMORIA DE DATOS. LA UNIDAD DE MEMORIA MOD COMPRENDE MEDIOS PARA CONTROLAR EL CORRECTO FUNCIONAMIENTO DE LOS CIRCUITOS DE RELACION (S); CIRCUITOS CONDUCTORES PARA MANTENER A LOS FILAMENTOS DE DIRECCION Y DE INTERDICION DE LA MEMORIA (M) PROTEGIDOS CONTRA LOS PARAMETROS PARASITOS DE LA MEMORIA Y LOS DAÑOS DE LOS CIRCUITOS DE SELECCION (S) E INTERDICION (I); ALIMENTADOR CENTRALIZADO UNICO DE LOS CIRCUITOS DE POTENCIA PARA TODO ELABORADOR ELECTRONICO O SIMILAR, Y MEDIOS PARA MEJORAR LA SENSIBILIDAD Y ESTABILIDAD DE LOS CIRCUITOS DE LECTURA (L).
PERFECCIONAMIENTOS EN CIRCUITOS DE DETECCION DE ERRORES PARA DISPOSITIVOS DE MEMORIA EN SISTEMA DE PROCESO DE DATOS.
(16/01/1982). Solicitante/s: WESTERN ELECTRIC COMPANY, INC..
CIRCUITO DE DETECCION DE ERRORES PARA DISPOSITIVOS DE MEMORIA EN SISTEMAS DE PROCESO DE DATOS. UN CIRCUITO CODIFICADOR ESTA CONECTADO A LA UNIDAD CENTRAL DE PROCESO Y GENERA UN BITO DE PARIDAD: IMPAR POR CADA BYTE TRANSMITIDO QUE HAYA DE ESCRIBIRSE EN LA MEMORIA , Y PAR, POR CADA BYTE QUE NO HAYA DE ESCRIBIRSE. UN CIRCUITO DE ESCRITURA COMPROBACION GENERA Y TRANSMITE UN IMPULSO DE ESCRITURA A LA MEMORIA POR CADA BYTE QUE HAYA DE ESCRIBIRSE, Y COMPRUEBA SI LA PARIDAD DE CADA BYTE TRANSMITIDO POR EL BUS DE DATOS CORRESONDE A QUUE HAYA SIDO GENERADO UN IMPULSO DE ESCRITURA O NO.
UN METODO DE TRATAMIENTO DE ERROR EN RELACION CON LA ELABORACION DE DATOS.
(16/01/1982). Solicitante/s: FUJITSU LIMITED.
PROCESO DE TRATAMIENTO DE ERROR EN UN SISTEMA DE TRATAMIENTO DE DATOS. AL DETECTARSE UN ERROR EN LOS DATOS LEIDOS, LA SEÑAL DE ERROR ES ALMACENADA EN UN CIRCUITO (SM) DE MEMORIA Y ANALIZADA POR UNA UNIDAD (EP) DE TRATAMIENTO DE ERROR. SI EL ERROR ES CORREGIBLE, UN CIRCUITO (DC) DE CORRECCION DE DATOS INSCRIBE LOS DATOS CORRECTOS EN LA MEMORIA PRINCIPAL (M) DE LA UNIDAD DE ALMACENAMIENTO (B). SI SE VUELVE A DETECTAR ERROR Y SE RECONOCE COMO EL MISMO ERROR DE ANTES, SE TRATA DE UN ERROR FISICO; Y EL CIRCUITO (DC) DE CORRECCION DE DATOS INSCRIBE LOS DATOS CORRECTOS EN LA MEMORIA ALTERNATIVA (MA), PARA SER USADOS EN VEZ DE LOS ALMACENADOS EN LA MEMORIA PRINCIPAL (M).
UN SISTEMA DE TRATAMIENTO DE DATOS PERFECCIONADO.
(01/11/1981). Solicitante/s: FUJITSU LIMITED.
UN SISTEME DE TRATAMIENTO DE DATOS, LIBRE DE INTERRUPCIONES EN SU FUNCIONAMIENTO POR SEÑALES DE ERROR, QUE TIENE UNA MEMORIA PRINCIPAL Y UNA MEMORIA ALTERNATIVA. EL SISTEMA INCLUYE UNA UNIDAD DE TRATAMIENTO DE DATOS (A) Y UNA MEMORIA DE ALMACENAMIENTO (B) COMPRENDE UNA MEMORIA PRINCIPAL (M), UNA MEMORIA ALTRNATIVA (MA), UN CIRCUITO (DC) DE CORRECION DE DATOS Y OTRO DE SELEVION (WS). CUANDO EXISTE UN ERROR, LO DETECTA UN CIRCUITO (SG) Y LO ENVIA A LA UNIDAD DE TRATAMIENTO DE ERROR (EP); LA CUAL LO TRANSMITE AL CIRCUITO DE CORRECION DE DATOS (DC) Y EVITA LA INTERRUPCION.
PERFECCIONAMIENTOS EN DISPOSITIVOS DE FORMACION DE CODIGOS DE SINDROME Y CORRECCION DE ERROR EN SISTEMAS DE INFORMATICA.
(16/10/1976). Solicitante/s: COMPAGNIE INTERNATIONALE POUR L'INFORMATIQUE.
Resumen no disponible.