CIP 2015 : G11C 7/00 : Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad;

circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193).

CIP2015GG11G11CG11C 7/00[m] › Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad; circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193).

Notas[t] desde G01 hasta G12: INSTRUMENTOS

G11C 7/02 · con medios para evitar las señales parásitas.

G11C 7/04 · con medios para evitar perturbaciones debidas a efectos térmicos.

G11C 7/06 · Amplificadores para lectura; Circuitos asociados (amplificadores en sí H03F, H03K).

G11C 7/08 · · Control de los mismos.

G11C 7/10 · Disposiciones de interfaz para entrada/salida [I/O] de datos, p.ej. circuitos de control de entrada/salida [I/O] de datos, memorias intermedias de entrada/salida [I/O] de datos (circuitos de conversión de nivel en general H03K 19/0175).

G11C 7/12 · Circuitos de control de líneas de bits, p.ej. circuitos de excitación, de potencia, de arrastre hacía arriba (pull-up), de empuje hacía abajo (pull-down), circuitos de precarga, circuitos de igualación, para líneas de bits.

G11C 7/14 · Gestión de celdas ficticias; Generadores de tensión de referencia para lectura.

G11C 7/16 · Almacenamiento de señales analógicas en memorias digitales utilizando una disposición que comprende convertidores analógico/digitales [A/D], memorias digitales y convertidores digitales/analógicos [D/A].

G11C 7/18 · Organización de líneas de bits; Disposición de líneas de bits.

G11C 7/20 · Circuitos de inicialización de celdas de memoria, p.ej. al activar o desactivar, borrado de memoria, memoria de imagen latente.

G11C 7/22 · Circuitos de sincronización o de reloj para la lectura-escritura [R-W]; Generadores o gestión de señales de control para la lectura-escritura [R-W].

G11C 7/24 · Circuitos de protección o de seguridad para celdas de memoria, p. ej. disposiciones para impedir la lectura o la escritura involuntaria; Celdas de estado; Celdas de prueba.

CIP2015: Invenciones publicadas en esta sección.

Amplificador de detección de corriente con cierre de doble detección.

(18/01/2017) Amplificador de detección de corriente con cierre , que comprende: un primer y un segundo inversores en acoplamiento cruzado (P1, P2, N3, N4) un primer transistor (P4) que presenta una primera fuente acoplada a una primera línea de bits (BIT) y una primera puerta configurada para recibir una señal de detección desde una entrada de detección (SENSE), en el que el primer transistor está configurado para acoplar la primera línea de bits a un primer nodo de salida (sout) de dicho primer inversor (P1, N3) para suministrar una primera tensión al primer nodo de salida desde la primera línea de bits cuando la señal de detección presenta un primer nivel lógico y para aislar el primer nodo de salida de la primera línea de bits cuando…

SOPORTE DE DATOS CON CIRCUITO INTEGRADO.

(12/11/2009). Ver ilustración. Solicitante/s: GIESECKE & DEVRIENT GMBH. Inventor/es: HAGHIRI-TEHRANI, YAHYA.

Soporte de datos , con un cuerpo en forma de tarjeta que consta de una o varias capas, un circuito integrado y, como mínimo, una bobina que sirve para la alimentación de energía y/o el intercambio de datos del circuito integrado con aparatos externos, de modo que un módulo que comprende el circuito integrado y, como mínimo, dos elementos de contacto , está conectado eléctricamente mediante dichos elementos de contacto con las conexiones de la bobina dispuesta por separado sobre una capa del cuerpo de tarjeta , de forma que las conexiones de la bobina están posicionadas de manera tal que quedan dispuestas directamente en oposición a los elementos de contacto del módulo , caracterizado porque el módulo comprende adicionalmente superficies de contacto externas para la alimentación de energía por contacto y/o para el intercambio de datos con aparatos externos al soporte de datos.

NANOCAPSULAS QUE CONTIENEN PARTICULAS CARGADAS, SUS USOS Y PROCEDIMIENTOS DE PREPARACION DE LAS MISMAS.

(01/02/2007). Ver ilustración. Solicitante/s: BOARD OF TRUSTEES OPERATING MICHIGAN STATE UNIVERSITY. Inventor/es: TOMANEK, DAVID, ENBODY, RICHARD, YOUNG-KYUN, KWON, BREHOB, MARK, W.

Un nanomecanismo para su uso en un elemento de memoria a nanoescala que comprende: a) un primer elemento en forma nanoconjunto que tiene una cavidad ; b) un segundo elemento en forma de al menos una nanoestructura dispuesta dentro de la cavidad; en el que el al menos uno de los primero y segundo elementos es móvil respecto del otro de dichos primero y segundo elementos para lograr una conmutación entre estados, y caracterizado porque dicho nanoconjunto incluye segmentos conductores y no conductores (28A).

PROCEDIMIENTO DE LECTURA NO DESTRUCTIVA Y APARATO PARA UTILIZAR CON EL PROCEDIMIENTO.

(16/09/2005) Un procedimiento para determinar un estado lógico de un elemento de memoria en un dispositivo de almacenamiento de datos, en el cual dicho elemento almacena datos en forma de un estado de polarización eléctrica de un condensador que contiene un material polarizable, en el cual dicho material polarizable es capaz de mantener una polarización eléctrica que no se pierde en ausencia de una tensión aplicada externamente sobre dicho condensador, y de generar una corriente de respuesta a una tensión aplicada, comprendiendo dicha corriente de respuesta unos componentes lineales y no lineales, y cuyo procedimiento consiste en: aplicar sobre dicho condensador una primera tensión de señal débil cronodependiente, teniendo dicha tensión de señal débil una amplitud y/o una duración inferiores a las requeridas para provocar un cambio permanente…

DIRECCIONAMIENTO DE UNA MATRIZ DE MEMORIA.

(01/06/2005) Método para el control de una pantalla o dispositivo de memoria direccionable por matriz pasiva, de células que comprenden un material polarizable eléctricamente que muestra histéresis, en particular un material ferroeléctrico, en el que el estado de polarización de células individuales, seleccionables separadamente, se puede cambiar al estado deseado por aplicación de potenciales eléctricos o voltajes eléctricos a líneas de palabras y de bits que forman una matriz de direccionado, y en el que el método comprende el establecimiento de un protocolo pulsante de voltaje con n niveles de voltaje o potencial, n>_3, de manera…

CIRCUITO INTEGRADO PROTEGIDO CON PANTALLA CONDUCTORA.

(16/09/2004) SE EXPONE UN CIRCUITO INTEGRADO QUE INCLUYE UNA SECCION SEGURA 11 QUE TIENE UN ELEMENTO FUSIBLE 56 Y UN DISPOSITIVO DE ALTERACION DEL FUSIBLE 58. SE FORMA UN PATRON DE DATOS PREDETERMINADO MEDIANTE EL CABLEADO Y LOS INVERSORES 62 CONECTADOS ENTRE UNA MEMORIA BORRABLE 52 Y UNA PUERTA AND 60. UN CIRCUITO DE HABILITACION 55 PERMITE QUE EL PATRON DE DATOS PREDETERMINADO SEA ESCRITO EN LA MEMORIA 52 AL RECIBIR UNA SEÑAL DE CONTROL APROPIADA EN UN TERMINAL 63. EL ESTADO DEL ELEMENTO FUSIBLE 58 QUEDA ENTONCES ALTERADO IRREVERSIBLEMENTE POR EL DISPOSITIVO DE ALTERACION DE FUSIBLES 58, DE FORMA QUE EL PATRON DE DATOS PREDETERMINADO EN LA MEMORIA 52 NO PUEDA CAMBIARSE. DESPUES DE LA IMPRIMACION Y EL ENCAPSULADO, LOS DATOS SEGUROS PUEDEN SER ALMACENADOS EN UNA MEMORIA SEGURA M, PUESTO QUE EL PATRON DE DATOS EN LA MEMORIA 52 ES EL MISMO QUE EN LOS INVERSORES…

CIRCUITO INTEGRADO INVIOLABLE.

(16/06/2004) UN APARATO DE CIRCUITO INTEGRADO (IC) RESISTENTE A MANIPULACIONES SE ADAPTA PARA UTILIZARLO CON UN IC QUE INCLUYE UN COMPONENTE ACTIVO, TAL COMO UN PROCESADOR DE SEGURIDAD, QUE NECESITA UNA SEÑAL DE POTENCIA CONSTANTE PARA FUNCIONAR. SI SE INTERRUMPE LA SEÑAL DE POTENCIA, SE BORRAN LOS DATOS DE UNA MEMORIA VOLATIL DEL PROCESADOR DE SEGURIDAD. LA MEMORIA SE ENCUENTRA DENTRO DEL PAQUETE DEL IC. UNA SEÑAL DE POTENCIA EXTERNA SE ACOPLA A LA MEMORIA POR MEDIO DE UNA RUTA CONDUCTORA, QUE SE LLEVA FUERA DEL CONTENEDOR Y QUE PUEDE ESTAR INCRUSTADA EN UNA TARJETA DECODIFICADORA, EN UN SUBSTRATO DE MICROMODULO O EN EL CUERPO DE UNA TARJETA INTELIGENTE EN LA QUE SE INCLUYE…

CONJUNTO DE CIRCUITOS CON VARIOS COMPONENTES DE CIRCUITO ELECTRONICOS.

(16/05/2003) LA INVENCION SE REFIERE A UN CONJUNTO DE CIRCUITOS CON VARIOS COMPONENTES DE CIRCUITO ELECTRONICOS , CUYO ESTADO OPERATIVO PUEDE CONMUTARSE, MEDIANTE UNA SEÑAL DE MANDO DEFINIDA, APLICADA AL CORRESPONDIENTE COMPONENTES DEL CIRCUITO , A UN ESTADO DE REINICIO Y BORRADO EN EL QUE EL CONTENIDO DE DATOS DEL COMPONENTE ADOPTA COMO VALOR EL CERO LOGICO. SE HA PREVISTO UN CIRCUITO DE CONTROL , ACTIVABLE PARA EL REINICIO SUCESIVO DE LOS CONTENIDOS DE DATOS DE LOS DIFERENTES COMPONENTES DEL CIRCUITO AL CERO LOGICO, CON UN NUMERO DE ETAPAS DE APERTURA , CONECTADAS SUCESIVAMENTE EN SERIE, CORRESPONDIENTE AL NUMERO DE COMPONENTES DE CIRCUITO . CADA COMPONENTE TIENE ASIGNADA UNA ETAPA DE APERTURA DEL CIRCUITO DE CONTROL . CADA ETAPA DE APERTURA , SALVO LA PRIMERA, ES ACTIVADA O…

APARATO ELECTRONICO, PROCEDIMIENTO PARA SU DUPLICACION Y DISPOSITIVO PARA LA TRANSMISION DE DATOS ENTRE DOS APARATOS ELECTRONICOS CON IGUAL CONSTRUCCION.

(01/05/2003) SE DESCRIBE UN APARATO ELECTRONICO CON UN MICROPROCESADOR O MICROCONTROLADOR, UNA MEMORIA PERMANENTE Y UN LUGAR DE INTERFAZ. EL APARATO MUESTRA UN MICROPROCESADOR O UN MICROCONTROLADOR, UN COMPONENTE DE MEMORIA PERMANENTE Y OTROS MEDIOS, QUE PERMITEN QUE EL CONTENIDO DE DATOS DE UN COMPONENTE DE MEMORIA CORRESPONDIENTE PUEDA SER TRANSMITIDO EN UN OTRO APARATO CORRESPONDIENTE DE FORMA SENCILLA CON LA MEMORIA PERMANENTE. EL APARATO CONTIENE CON ELLO LA CAPACIDAD DE DUPLICIDAD DE LAS PROPIEDADES DE BASE DE DATOS PARA SU "MEJORA" O PARA SU AUTODUPLICACION. ADEMAS SE DESCRIBE UN PROCEDIMIENTO, QUE ES REALIZABLE SEGUN UNA APLICACION DE DUPLICACION DE ESTE TIPO. BAJO LA…

SISTEMA ELECTRICO Y/O ELECTRONICO INTEGRADO A MEDIOS DE AISLAMIENTO DE UN MODULO FUNCIONAL, DISPOSITIVO Y PROCEDIMIENTO DE AISLAMIENTO Y USO CORRESPONDIENTES.

(01/02/2003) Sistema eléctrico y/o electrónico integrado, que incluye al menos un módulo funcional conectado a una tensión de alimentación (Val) y unido mediante una clavija (111a) al exterior por un acceso eléctrico y medios de aislamiento eléctrico de dicho módulo funcional, con un fusible cuyo primer polo (121a) está conectado a una clavija (111a) de dicho módulo funcional y el segundo polo (121b) corresponde a dicho acceso eléctrico exterior y un dipolo con semiconductor iniciable bajo el efecto de una tensión de cebado, cuyo primer polo (122a) es accesible al exterior de dicho sistema caracterizado…

DISPOSICION DE CIRCUITO PARA LA MEMORIZACION DE SEÑALES DIGITALES DE AUDIO.

(01/11/2002). Solicitante/s: BLAUPUNKT-WERKE GMBH. Inventor/es: KAESSER, JURGEN, DR.

UNA DISPOSICION DE CIRCUITO PARA MEMORIA DE SEÑALES DE AUDIO DIGITALES, EN PARTICULAR SEÑALES DE LENGUAJE DIGITALES, CONTIENE UNA MEMORIA ANALOGICA, A LA QUE ES GUIADA LA SEÑAL DE AUDIO A SER GUARDADA DESPUES DE UNA REDUCCION DE DATOS Y UNA TRANSFORMACION DIGITAL/ANALOGICA COMO VALORES ANALOGICOS. LAS SEÑALES ALMACENADAS SON EXTRAIBLES A TRAVES DE UN CONVERTIDOR ANALOGICO/DIGITAL Y UNA RETRANSFORMACION A SEÑALES DE AUDIO.

DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES.

(16/10/2000). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: POCKRANDT, WOLFGANG, WINNERL, JOSEF, ZETTLER, THOMAS, GEORGAKOS, GEORG.

LA INVENCION SE REFIERE A UN DISPOSITIVO DE MEMORIA DE SEMICONDUCTORES, CON VARIAS CELULAS DE MEMORIA , SITUADAS EN LOS PUNTOS DE CRUCE DE LINEAS DE BITS Y LINEAS DE PALABRAS DE UN SUSTRATO SEMICONDUCTOR, CONTROLABLES PARA LA PROGRAMACION CON CONTENIDOS DE DATOS VIA CIRCUITO DE CONTROL DE LINEAS DE PALABRAS Y CIRCUITO DE CONTROL DE LINEAS DE BITS . LAS CELULAS DE MEMORIA DE UNA LINEA DE PALABRAS TIENEN ASIGNADAS CELULAS DE MEMORIA DE ACTIVACION , SITUADAS A LO LARGO DE UNA LINEAS DE BITS DE ACTIVACION Y CONTROLABLES VIA UN CIRCUITO DE CONTROL DE LINEAS DE BITS DE ACTIVACION , SEPARADO Y CONTROLABLE DE FORMA INDEPENDIENTE DEL CIRCUITO DE CONTROL DE LINEAS DE BITS . LAS CELULAS DE MEMORIA DE ACTIVACION PUEDEN ESTIMULARSE MEDAINTE UN VALOR DE ACTIVACION PARA ACTIVAR LAS CELULAS DE MEMORIA DE UNA LINEA DE PALABRAS DEFINIDA.

MEMORIA.

(01/06/2000) LAS OPERACIONES DE UN SISTEMA DE MEMORIA DE ORDENADOR QUE SE HACE MAS VELOCES AL PROPORCIONAR UN CICLO DE BUSQUEDA DE MEMORIA MAS CORTO QUE EL CICLO ALMACENADO DE MEMORIA. PARA HACER ESTO, LA INVENCION CAMBIA EL TEMPORIZADOR DE LA PARTE DE RECUPERACION DE LA OPERACION DE BUSQUEDA EN LOS CHIPS DE MEMORIA SEMICONDUCTORES DE LA MEMORIA. CADA CHIP TIENE AL MENOS UNA RED DE MEMORIA DE ACCESO ALEATORIO DINAMICO (DRAM) Y UNA PEQUEÑA MEMORIA CACHE DE ALTA VELOCIDAD (SRAM) EN EL CHIP. EL CONTROLADOR DE MEMORIA DEL SISTEMA RECONOCE LA BUSQUEDA O ESTADO DE ALMACENAMIENTO DE UNA PETICION DE MEMORIA GENERANDO UNA DRAM SEÑAL TEMPORIZADA DE DIRECCION-DE SUBFILA (RAS) Y UNA SEÑAL TEMPORIZADA DE DIRECCION CACHE (CAS) PARA PERMITIR EL ACCESO Y DIRECCION DE BITS EN EL SRAM Y LA RECUPERACION DE DRAM. LA INVENCION…

TARJETAS DE MEMORIA DE ALMACENAMIENTO PRINCIPAL QUE TIENEN FUNCIONES DE INICIALIZACION Y REINICIALIZACION EN UN SOLO BIT.

(01/03/2000) UNA RED DE PROCESAMIENTO DE DATOS INCLUYE DISPOSITIVOS DE PROCESAMIENTO MULTIPLES, TARJETAS DE MEMORIA MULTIPLES DE ALMACENAMIENTO PRINCIPAL, Y UNA INTERCONEXION ("INTERFACE") COMPARTIDA. CADA UNA DE LAS TARJETAS DE MEMORIA INCLUYE MATRICES DE MEMORIA , UN REGISTRO INTERNO PARA ALMACENAMIENTO DE UNA PALABRA DE INFORMACION LEIDA EN LAS MATRICES DE MEMORIA Y CONJUNTO DE CIRCUITOS LOGICOS. CUANDO UNA DE LOS DISPOSITIVOS DE PROCESAMIENTO ENVIA UNA ORDEN ("COMMAND") DE AJUSTE ("SET") O DE REINICIALIZACION ("RESET") A UNA DE LAS TARJETAS DE MEMORIA, EL PROCESADOR ENVIA TAMBIEN UN ENMASCARAMIENTO DE INFORMACION. UNA PALABRA DE INFORMACION QUE SE VA A MODIFICAR SE SACA DE UNA DIRECCION SELECCIONADA EN LAS MATRICES DE MEMORIA Y SE GUARDA EN EL REGISTRO INTERNO. EL CONJUNTO DE CIRCUITOS LOGICOS APLICA EL ENMASCARAMIENTO A UNA PALABRA…

SISTEMA DE DICTADO DIGITAL CON DISPOSITIVO DE PROTECCION CONTRA ESCUCHA NO AUTORIZADA.

(01/05/1999). Solicitante/s: GRUNDIG AKTIENGESELLSCHAFT. Inventor/es: ZELL, HORST.

EN EL PRESENTE ESTADO TECNOLOGICO ACTUAL LAS MAQUINAS DE DICTADO DIGITAL CON MEMORIA DE SEMICONDUCTOR INTERCAMBIABLE EN FORMA DE UNA TARJETA DE CHIP SON CONOCIDAS. LA PRESENTE INVENCION DESCRIBE UN SISTEMA DE DICTADO QUE CONSISTE EN UNA MAQUINA DE DICTADO MOVIL Y UNA MAQUINA DE DICTADO ESTACIONARIO, EN DONDE SE PREVIENE QUE LA INFORMACION DICTADA NO SEA ESCUCHADA DE FORMA NO AUTORIZADA POR MEDIO DE UN BLOQUEO DE CODIGO. LA NATURALEZA ESPECIAL DE LA CODIFICACION DE LA MAQUINA Y EL INTERCAMBIO DE CODIGO ENTRE LA TARJETA DE CHIP Y LA MAQUINA DE DICTADO SE DESCRIBE EN PARTICULAR. EL CODIGO PARA UNA CONFIGURACION DE MAQUINA DADA SE ESTABLECE A PARTIR DE UNA ESTACION DE REPRODUCCION CENTRAL.

DISPOSITIVO DE REGISTRO DE VOZ Y GENERADOR DE TEXTO CORRESPONDIENTE.

(01/05/1999). Solicitante/s: ALCATEL ALSTHOM COMPAGNIE GENERALE D'ELECTRICITE. Inventor/es: KOPP, DIETER, HACKBARTH, HEIDI, DR.

- LOS APARATOS DE DICTADO MUESTRAN MENSAJES SOBRE MINICASSETTES, CONOCIDOS COMO MICROCINTAS. UN RECONOCIMIENTO DE MENSAJE AUTOMATICO NO ES POSIBLE DEBIDO A LA MALA CALIDAD. - EXISTEN SISTEMAS DE RECONOCIMIENTO DE MENSAJE AUTOMATICOS, QUE TRANSFORMAN LAS PALABRAS HABLADAS Y LOS CONJUNTOS DIRECTAMENTE EN UN TEXTO. ESTAS DISPOSICIONES SON CARAS, GRANDES EN CUANTO A SU EQUIPAMIENTO Y NO PORTATILES. SE REALIZA UN REGISTRO, UN PROCESADO PARA UN RECONOCIMIENTO DE MENSAJES Y UNA ACUMULACION SOBRE UN DISPOSITIVO COMPACTO, PORTATIL. LAS FUNCIONES DE SERVICIO SON INCLUSO REALIZABLES. - POR MEDIO DE UNA TRANSMISION DE DATOS SE TRANSMITEN LOS MENSAJES ACUMULADOS SOBRE UN APARATO DE PROCESADO DE DATOS O A UN SISTEMA DE RECONOCIMIENTO DE MENSAJES PARA LA ELABORACION DEL TEXTO. - POR MEDIO DE UNA MEMORIA PORTATIL SE TRANSFORMA EL MENSAJE EN UN OTRO LUGAR Y SE LLEVA A OTRO PUNTO DE TIEMPO EN UN TEXTO.

METODO DE GESTION DE MEMORIAS DE SERVIDORES DE VIDEO.

(16/09/1998) LA PRESENTE INVENCION SE REFIERE A UNA GESTION DE MEMORIA DE SERVIDORES DE VIDEO PARA UN SERVIDOR DE VIDEO QUE TRANSMITE SEÑALES DE VIDEO (VS) A ESTACIONES DE USUARIOS, EN RESPUESTA A SEÑALES DE CONTROL EMITIDAS POR ESTAS ESTACIONES. ESTE METODO INCLUYE LAS FASES DE PROPORCIONAR UNA MEMORIA CONSTITUIDA POR UNA PLURALIDAD DE MEMORIAS DE ACCESO ALEATORIO(HD1/...HD$) , Y SUBDIVIDIENDO CADA UNA DE LAS CITADAS SEÑALES DE VIDEO EN UNA PLURALIDAD DE BLOQUES DISTINTOS (BL1/...BLQ), CORRESPONDIENDO TIPICAMENTE CADA UNO A MENOS DE UN SEGUNDO DE LA SEÑAL DE VIDEO. TAMBIEN SE PROPONE INCLUIR EN ESTE METODO LA FASE DE ALMACENAR DOS BLOQUES CUALESQUIERA (BL1/...BLQ), QUE NORMALMENTE SE HAN DE RECUPERAR CONSECUTIVAMENTE DE LA MEMORIA EN MEMORIAS DE ACCESO ALEATORIO DISTINTAS (HD1/...HD4). DE ESTA FORMA, EL VIDEO INTERACTIVO COMPLETO EN SERVICIO…

CIRCUITO DE GESTION DE NUMEROS DE ACCESO A RECURSOS LOGICOS.

(01/07/1998) CIRCUITO DE GESTION DE NUMEROS DE ACCESO A RECURSOS LOGICOS. EL CIRCUITO PONE AL DIA NUMEROS DE ACCESO A RECURSOS LOGICOS TALES COMO CELULAS DE DATOS DE MEMORIA TAMPON EN UN SISTEMA DE CONMUTACION TEMPORAL. SE ORGANIZA ALREDEDOR DE UNA MATRIZ DE CELULAS DE RECUENTO (MC). CADA CELULA DE RECUENTO (1I,J) INCLUYE UN CONTADOR SINCRONO QUE MEMORIZA UN NUMERO INSTANTANEO DE ACCESO (NBI,J) RELATIVO A UNA CELULA DE DATOS CORRESPONDIENTE DE LA MEMORIA TAMPON. ESTE NUMERO DE ACCESO CODIFICADO ES REPRESENTATIVO DEL NUMERO DE VIAS MULTIPLEX SALIENTES DEL SISTEMA HACIA LAS QUE DEBE SER TODAVIA DIFUNDIDO EL BLOQUE DE DATOS RECIBIDO SOBRE UNA VIA MULTIPLEX…

CIRCUITO DE SUPERVISION DE LA SITUACION DE LLENADO.

(16/06/1998) SE DESCRIBE UN CIRCUITO DE SUPERVISION DE LA SITUACION DE LLENADO PARA UN COMPONENTE (10A-10G; 10H) DE MEMORIA ELECTRONICA, QUE MUESTRA UNA LOGICA (12A-12G) DE MEMORIA, ABARCANDO DE FORMA CONJUNTA BITS ALMACENADOS DE UNA CORRIENTE (D1-D7) DE DATOS GUIADA A LAS CELDAS DE UNA LONGITUD DE BIT DEFINIDA EN UNA MEMORIA (11A-11G) DE COMPONENTES (10A-10G) ELECTRONICOS. SEGUN LA INVENCION SE PROPONE QUE, LA LOGICA (12A-12G) DE MEMORIA GENERE UNA SEÑAL (CC1-CC7; CC) DE MEMORIA DE IMPULSO DE PROCESO DE CONTADO PARA CADA CELDA COMPLETA, QUE SEA GUIADA A UNA DIRECCION (30A-30G) DE CONTADO DEL CIRCUITO DE SUPERVISION DE LLENADO, CUYA SITUACION DE CONTADO SE INCREMENTA A TRAVES DE LA SEÑAL (CC1-CC7; CC) DE MEMORIA-IMPULSO DE CONTADO GENERADA, MOSTRANDO EL CIRCUITO DE SUPERVISION DE LLENADO UNA UNIDAD DE ANALISIS, QUE DE FORMA…

ELEMENTO ENCHUFABLE EN DISPOSITIVOS EDV.

(01/06/1998). Solicitante/s: SMARTDISKETTE GMBH. Inventor/es: EISELE, RAYMUND H.

EL MODELO SE REFIERE A UN ELEMENTO CONECTABLE EN DISPOSITIVOS EDV (ESTACION DE CASETTES , TARJETAS DE BANDA MAGNETICA , DISKETTES , CON UN LUGAR DE CORTE . PARA HACER MAS SEGURA LA SALIDA A LOS APARATOS EDV Y PARA POSIBILITAR LA SEGURIDAD DE LA COPIA SE PROPONE QUE EL ELEMENTO SE DOTE CON UN PROCESADOR 82) CON ACUMULADOR Y QUE EL LUGAR DE CORTE SE CONSTRUYA DE TAL FORMA QUE SE PUEDA REALIZAR UNA TRANSMISION DE DATOS ENTRE EL PROCESADOR 82) DEL ELEMENTO Y EL APARATO EDV, A TRAVES DE LA CABEZA LECTORA/ESCRITORA (DISPOSITIVO DE LECTURA/ ESCRITURA POR BANDAS MAGNETICAS) EXISTENTE EN EL DISPOSITIVO EDV.

DISPOSICION DE MEMORIA DE SEMICONDUCTORES INTEGRADA.

(01/07/1997) DISPOSICION DE MEMORIA, EN PARTICULAR PARA EL ALMACENAMIENTO DE DATOS DE PUNTO DE IMAGEN DE UNA IMAGEN DE TELEVISION -CON UNA MEMORIA PRINCIPAL -CON AL MENOS UNA DISPOSICION DE SOLICITUD, QUE ES CONMUTABLE DE FORMA CONJUNTA CON UN REGISTRO DE DESPLAZAMIENTO COMPUESTO AL MENOS DE DOS TRAMOS PARA LA INTRODUCCION EN SERIE DE DATOS DE PUNTO DE IMAGEN, CON UN REGISTRO DE ESCRITURA COMPUESTO AL MENOS DE DOS TRAMOS PARA LA ENTREGA DE DATOS DE FORMA DE BIT PARALELOS EN LA MEMORIA PRINCIPAL A TRAVES DE UN BUS DE DATOS, CON UN DISPOSITIVO DE CONMUTACION PARA EL CONTROL DE ESTA ENTREGA DE DATOS A LA MEMORIA PRINCIPAL Y CONFORMADO CON UN INTERRUPTOR , Y QUE ES CONMUTABLE DE FORMA CONJUNTA AL MENOS CON UNA OTRA…

PREVENCION DEL RECONOCIMIENTO DE DATOS SECRETOS ALMACENADOS EN CHIPS DE CIRCUITOS INTEGRADOS ENCAPSULADOS.

(01/08/1996) UN CHIP DE CIRCUITO INTEGRADO INCLUYE UN ELEMENTO DE MEMORIA QUE ALMACENA DATOS SECRETOS, UNA CAPA DE MATERIAL OPACO QUE ENCAPSULA EL CHIP Y MEDIOS PARA ELIMINAR LOS DATOS SECRETOS DE LA MEMORIA EN EL CASO DE QUE EL MATERIAL DE ENCAPSULACION SE SEPARE DEL CHIP. LOS MEDIOS DE ELIMINACION COMPRENDEN UN CIRCUITO PROTECTOR ENCAPSULADO POR EL MATERIAL DE ENCAPSULACION Y ACOPLADO AL ELEMENTO DE MEMORIA. EL CIRCUITO PROTECTOR INCLUYE UN ELEMENTO SENSIBLE QUE PRESENTA UNA CARACTERISTICA DE CORRIENTE QUE PRODUCE UN CAMBIO DETECTABLE DESPUES DE SU EXPOSICION A LA LUZ; MEDIOS (16, 16A, 16B, 16C) PARA DETECTAR DICHO CAMBIO DE CORRIENTE CUANDO EL ELEMENTO…

PRECARGA DE CMOS Y CIRCUITO DE ECUALIZACION.

(16/03/1996). Solicitante/s: ADVANCED MICRO DEVICES INC.. Inventor/es: RUNALDUE, THOMAS J.

LA PRECARGA DE UNA CMOS Y UN CIRCUITO DE ECUALIZACION PARA SU USO CON CELDAS DE MEMORIAS ACOPLADAS ENTRE LINEAS DE BIT PAREADAS EN UNA MATRIZ ESTATICA DE MEMORIA DE ACCESO "RANDOM" SE CONSTRUYE SIN EL USO DE CIRCUITOS SANGRADORES. LA PRECARGA Y EL CIRCUITO DE ECUALIZACION ESTAN FORMADOS POR UN PAR DE TRANSISTORES DE PRECARGA Y UN PAR DE TRANSISTORES DE ECUALIZACION PARA PRECARGAR Y ECUALIZAR LAS LINEAS DE BIT PAREADAS.

CIRCUITO DE CARGA PREVIA DE UN BUS DE MEMORIA.

(16/12/1995). Solicitante/s: BULL S.A.. Inventor/es: BROSSARD, PATRICE.

EL CIRCUITO DE CARGA PREVIA DEL BUS DE MEMORIA CONSTA DE UN TRANSISTOR BIPOLAR PHI PILOTADO POR UNA SEÑAL DE RELOJ PHI Y TIENE SU BASE (B) UNIDA A DOS POTENCIALES DE ALIMENTACION RESPECTIVAMENTE MEDIANTE DOS TRANSISTORES CON EFECTO DE CAMPO DE TIPOS COMPLEMENTARIOS (N2, P2) QUE TIENE SUS REJILLAS UNIDAS A LA SALIDA DE UN AMPLIFICADOR DE UMBRAL CONECTADO AL BUS.

DISPOSITIVO Y PROCEDIMIENTO DE GENERACION DE SEÑALES DE CONTROL.

(01/11/1995). Solicitante/s: LABORATOIRE EUROPEEN DE RECHERCHES ELECTRONIQUES AVANCEES. Inventor/es: DANIEL, PATRICK, GUILLON, JEAN-CLAUDE, POIVET, MICHEL.

EL INVENTO SE REFIERE PRINCIPALMENTE A UN DISPOSITIVO Y A UN PROCEDIMIENTO DE GENERACION DE SEÑALES DE CONTROL. EL DISPOSITIVO SEGUN EL PRESENTE INVENTO PERMITE ELABORAR A PARTIR DE UNA REFERENCIA TEMPORAL UNICA LAS SEÑALES DE CONTROL DE ESCRITURA (WE) Y DE LECTURA (RE) DE LA INFORMACION CONCERNIENTE A UNA LINEA VIDEO EN UN DISPOSITIVO DE MEMORIZACION . ASI, SE FRANQUEAN LAS VARIACIONES POSIBLES ENTRE LA SINCRONIACION DE DOS LINEAS SUCESIVAS ORIGINADAS ESPECIALMENTE POR LA TRANSMISION. EL DISPOSITIVO, SEGUN EL PRESENTE INVENTO, SE APLICA EN ESPECIAL EN LA ELABORACION DE SEÑALES DE ESCRITURA Y DE LECTURA DE UN DISPOSITIVO DE MEMORIZACION DESTINADO A ALMACENAR UNA LINEA DE IMAGEN VIDEO A PARTIR DE UNA REFERENCIA TEMPORAL COMUN. EL INVENTO SE APLICA PRINCIPALMENTE EN LA REALIZACION DE DISPOSITIVOS DE ELIMINACION DE INTERFERENCIAS DE EMISIONES DE TELEVISION CON INTERFERENCIAS, EN ESPECIAL DE PAGO.

APARATO Y METODO PARA ACCEDER AL MODO DE PAGINA DE MEMORIA EN UN COMPUTADOR.

(01/10/1995). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION. Inventor/es: DEAN, MARK, EDWARD, BLAND, PATRICK MAURICE.

UN COMPUTADOR INCLUYE UNA PAGINA DE MEMORIA EN LA CUAL UNA DIRECCION DE FILA ACOMPAÑADA POR UNA SELECCION DE DIRECCION DE FILA (RAS) ES SEGUIDA POR UNA DIRECCION DE COLUMNA ACOMPAÑADA POR UN SELECCION DE DIRECCION DE COLUMNA (CAS) PARA LEER DATOS DE UNA POSICION DE MEMORIA DURANTE UN CICLO DE MEMORIA. CUANDO, EN UN CICLO DE MEMORIA SIGUIENTE, HAY QUE ACCEDER A OTRA POSICION DE LA MISMA PAGINA, LA DIRECCION DE FIJA Y LA RAS PERMANECEN CONSTANTES Y SE UTILIZA UNA NUEVA DIRECCION DE COLUMNA CON LA CAS QUE ES PRECARGADA CONMUTANDOLA A SU ESTADO DE APAGADA Y LUEGO VOLVIENDO A ENCENDERLA. ESTO SE REALIZA NORMALMENTE AL INICIO DEL SIGUIENTE CICLO DE MEMORIA. EN EL PRESENTE SISTEMA, LOS DATO SON LEIDOS Y ENGANCHADOS POCO DESPUES DE LA LLEGADA DE LA DIRECCION DE COLUMNA Y DE LA CAS AL PRIMERO DE LOS CICLOS DE MEMORIA DE FORMA QUE LA RECARGA DE LA CAS PUEDE TENER LUGAR AL FINAL DEL PRIMER CICLO DE MEMORIA Y ANTES DEL INICIO DEL SIGUIENTE CICLO DE MEMORIA.

REDUCCION DEL CONSUMO DE ALIMENTACION EN DISPOSITIVOS DE MEMORIA DE CHIP.

(01/10/1995). Solicitante/s: ADVANCED MICRO DEVICES INC.. Inventor/es: CHOW, DAVID G.L., LIU, JACK M.S.

UN DISPOSITIVO DE MEMORIA DE SEMICONDUCTOR EN CHIP EN EL QUE SE DISMINUYE DE MANERA SIGNIFICATIVA EL CONSUMO DE ALIMENTACION LIMITANDO LA CARGA PREVIA DE LAS LINEAS DE BIT PARA UNICAMENTE ESOS CICLOS DE RELOJ PARA LOS CUALES HAY UN CAMBIO EN LA DIRECCION DE LINEA DE PALABRAS.

APARATO DE TARIFA CON INTERFASE BIDIRECCIONAL SEGURA.

(16/02/1994). Solicitante/s: LANDIS & GYR BUSINESS SUPPORT AG. Inventor/es: LAUMANN, HORST.

EL APARATO DE TARIFA DESTINADO PREFERENTEMENTE PARA UN CONTADOR DE ELECTRICIDAD PRESENTA UN MICROPROCESADOR , UNA MEMORIA DE DATOS Y UNA INTERFACE BIDIRECCIONAL PARA LA TRANSMISION DE DATOS CON UN APARATO LECTOR. DURANTE EL TIEMPO DE UNA TRANSMISION DE DATOS SE ACTIVA UN CRONOMETRO Y BLOQUEA A TRAVES DE UN CIRCUITO LOGICO UNA ZONA DE LA MEMORIA (6A) PREDETERMINADA CONTRA LA ESCRITURA DE DATOS. LOS DATOS DEPOSITADOS EN LA ZONA DE LA MEMORIA (6A), QUE SIRVEN PARA EL CALCULO, ESTAN PROTEGIDOS, POR TANTO, CONTRA MODIFICACIONES INVOLUNTARIAS DURANTE LA TRANSMISION DE LOS DATOS, AUNQUE EL SOFTWARE PRESENTASE FALLOS CORRESPONDIENTES. LA FUNCION DEL CRONOMETRO Y DEL CIRCUITO SE PUEDE VERIFICAR DE MANERA SENCILLA. NO EXISTEN DUDAS SOBRE LA SEGURIDAD DE LOS DATOS DURANTE UNA TRANSMISION DE DATOS BIDIRECCIONAL. EL APARATO DE TARIFA SE PUEDE CALIBRAR.

DISPOSICION ACUMULADORA.

(01/11/1993). Solicitante/s: DEUTSCHE THOMSON-BRANDT GMBH. Inventor/es: RUFRAY, JEAN-CLAUDE.

2.1.- EN LA REPRODUCCION DE SEÑALES DE TELEVISION ES DESEABLE ELABORAR LA CORRIENTE DE DATOS, QUE SE TRANSMITEN,ANTES DE LA REPRESENTACION, PARA POR EJEMPLO, ELIMINAR ALTERACIONES, PRESENTAR INFORMACIONES ADICIONALES O TRANSFORMAR LA IMAGEN, QUE SE PRODUCE EN OTRO MODULO. 2.2.- LA DISPOSICION ACUMULADORA CONSTA DE UN ACUMULADOR CON LINEAS - Z Y GRIETAS - S, CON UN CONTADOR DE DIRECCION PARA LAS LINEAS ASI COMO CONTADOR DE DIRECCION PARA LAS GRIETAS Y UN PRIMER REGISTRADOR CORREDIZO CON UNA ENTRADA EN SERIE, UNA SALIDA EN SERIE Y ENTRADA Y SALIDA PARALELAS. ADEMAS HAY PREVISTO UN SEGUNDO REGISTRADOR CORREDIZO CON ENTRADAS PARALELAS Y CON UNA SALIDA EN SERIE. EL ACUMULADOR ESTA UNIDO CON UN TERCER CONTADOR DE DIRECCIONES PARA LAS LINEAS. 2.3.- LA DISPOSICION ACUMULADORA SE APLICA EN UN RECEPTOR DE TELEVISIONES CON ELABORACION DIGITAL DE LA IMAGEN.

DISPOSITIVO DE SEGURIDAD PARA LA PROGRAMACION DE UNA MEMORIA NO VOLATIL PROGRAMABLE ELECTRICAMENTE.

(16/05/1991). Solicitante/s: THOMSON COMPOSANTS MILITAIRES ET SPATIAUX. Inventor/es: FRUHAUF, SERGE, MARQUOT, ALEXIS.

EL PRESENTE INVENTO CONSISTE EN UN DISPOSITIVO DE SEGURIDAD PARA LA PROGRAMACION DE UNA MEMORIA NO VOLATIL PROGRAMABLA ELECTRICAMENTE. EN UNA MEMORIA CONSTITUIDA POR UNA MATRIZ DE CELULAS-MEMORIA ACCESIBLES CADA UNA POR LINEAS Y COLUMNAS Y LIGADAS A CIRCUITOS DE ESCRITURA (E) Y DE LECTURA (L), PERMITIENDO RESPECTIVAMENTE PROGRAMARLAS EN DOS ESTADOS "1" O "0" SEGUN LOS DATOS DE ENTRADA Y LECTURA EL ESTADO PROGRAMADO. LAS CELULAS-MEMORIA SON DEL TIPO QUE NECESITA UNA CORRIENTE DE PROGRAMACION PARASER PROGRAMADOS EN UN PRIMER ESTADO O "1" Y NO NECESITAN NINGUNA CORRIENTE PARA SER PROGRAMADAS EN UN SEGUNDO ESTADO O "0". EL DISPOSITIVO DE SEGURIDAD ESTA CONSTITUIDO POR CIRCUITO DE SIMULACION (E2) ACTIVADO POR LOS DATOS CORRESPONDIENTE A UNA PROGRAMACION DE "0" Y SURTIENDO UNA CORRIENTE IDENTICA A LA DE LA CELULA-MEMORIA EN CONDICION DE PROGRAMACION DE "1". EL INVENTO SE APLICA PRINCIPALMENTE EN LAS MEMORIAS EPROM UTILIZADAS EN LAS TARJETAS DE MEMORIA.

METODO DE OPERACION DE UN APARATO CON DOS DISPOSITIVOS DE ENTRADA DE INSTRUCCIONES INDEPENDIENTES Y APARATO QUE USA ESTE METODO.

(01/12/1988). Ver ilustración. Solicitante/s: ALCATEL STANDARD ELECTRICA, S.A.. Inventor/es: DOLCH, KLAUS.

SE DESCRIBE UN METODO Y UN APARATO QUE HACEN POSIBLE INICIAR OPERACIONES ARBITRARIAS INDEPENDIENTES UNA DE LA OTRA DESDE DOS O MAS DISPOSITIVOS DISTINTOS DE ENTRADA DE INSTRUCCIONES, ASEGURANDOSE QUE ENTRADAS CASI SIMULTANEAS DESDE DOS DISPOSITIVOS DE ENTRADA DE INSTRUCCIONES DAN LUGAR A OPERACIONES QUE TIENEN LUGAR SIN NINGUNA INTERFERENCIA. EL INVENTO SE EXPLICA MEDIANTE EL EJEMPLO DE UNA MEMORIA DE DOBLE ACCESO.

UN DISPOSITIVO PORTATIL PARA ALMACENAR Y TRANSFERIR DATOS.

(16/03/1984). Solicitante/s: TELEFONAKTIEBOLAGET L M ERICSSON.

3 DISPOSITIVO PORTATIL PARA ALMACENAR Y TRANSFERIR DATOS.COMPRENDE UNA MEMORIA DE ALMACENAMIENTO Y CON UNA CARACTERISTICA DE IDENTIFICACION DE USUARIO, UN MECANISMO PARA ACOPLAMIENTO A UN TERMINAL EXTERIOR U OTRO DISPOSITIVO, UN MICROCOMPUTADOR PARA ACTUALIZAR LOS DATOS, UN COMPARADOR DE LA IDENTIFICACION INTRODUCIDA CON LA IDENTIFICACION ALMACENADA Y UN GENERADOR DE SEÑALES DE SINCRONISMO.ESPECIALMENTE APLICABLE A TRANSACCIONES BANCARIAS.

1 · ››
Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .