CIRCUITO DE GESTION DE NUMEROS DE ACCESO A RECURSOS LOGICOS.

CIRCUITO DE GESTION DE NUMEROS DE ACCESO A RECURSOS LOGICOS. EL CIRCUITO PONE AL DIA NUMEROS DE ACCESO A RECURSOS LOGICOS TALES COMO CELULAS DE DATOS DE MEMORIA TAMPON EN UN SISTEMA DE CONMUTACION TEMPORAL.

SE ORGANIZA ALREDEDOR DE UNA MATRIZ DE CELULAS DE RECUENTO (MC). CADA CELULA DE RECUENTO (1I,J) INCLUYE UN CONTADOR SINCRONO QUE MEMORIZA UN NUMERO INSTANTANEO DE ACCESO (NBI,J) RELATIVO A UNA CELULA DE DATOS CORRESPONDIENTE DE LA MEMORIA TAMPON. ESTE NUMERO DE ACCESO CODIFICADO ES REPRESENTATIVO DEL NUMERO DE VIAS MULTIPLEX SALIENTES DEL SISTEMA HACIA LAS QUE DEBE SER TODAVIA DIFUNDIDO EL BLOQUE DE DATOS RECIBIDO SOBRE UNA VIA MULTIPLEX ENTRANTE DEL SISTEMA. UN CICLO DADO DE FUNCIONAMIENTO DEL CIRCUITO COMPRENDE LA CARGA DE UN CONTADOR POR UN NUMERO DE ACCESO (NBI,J) CORRESPONDIENTE A UNA DIRECCION (ADE) DE CELULA DE DATOS NO OCUPADA, PROPORCIONADA POR CODIFICADORES DE COLUMNA Y LINEA DE MATRIZ (2C, 2L) DURANTE UN CICLO ANTERIOR AL CICLO DADO. ESTE CARGAMENTO SE EFECTUA POR SELECCION DE UNA COLUMNA I Y DE UNA LINEA J POR DECODIFICADORES DE COLUMNA Y DE LINEA DE DIRECCION DE CELULA A CARGAR (3L, 3C), Y APLICACION DEL NUMERO DE ACCESO CODIFICADO (NBI,J) SOBRE UN BUS DE ENTRADA DE LOS CONTADORES EN LAS CELULAS. SIMULTANEAMENTE A LA CARGA, UN NUMERO CODIFICADO PUESTO AL DIA DE UN CONTADOR EN UNA SEGUNDA CELULA DE MATRIZ ES RESTADO DE UNA UNIDA EN RESPUESTA A LA DIRECCION DE LECTURA (ALL, ACL) APLICADA A DECODIFICADORES DE COLUMNA Y DE LINEA DE DIRECCION DE CELULAS A RESTAR (4C, 4L) CUANDO SE LEE LA CELULA DE MEMORIA TAMPON QUE CORRESPONDE A LA SEGUNDA CELULA DE MATRIZ.

Tipo: Resumen de patente/invención.

Solicitante: FRANCE TELECOM.

Nacionalidad solicitante: Francia.

Dirección: ETABLISSEMENT AUTONOME DE DROIT PUBLIC, 6, PLACE D'ALLERAY,75015 PARIS.

Inventor/es: MAJOS, JACQUES, ANDRE, ALAIN, TEYSSIER, HENRI.

Fecha de Publicación: 1 de Julio de 1998.

Fecha Concesión Europea: 13 de Mayo de 1998.

Clasificación Internacional de Patentes:

G06F12/02 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (entrada digital a partir de, o salida digital hacia soportes de registro, p. ej. hacia unidades de almacenamiento de disco G06F 3/06). › Direccionamiento o asignación; Traslado (secuenciación de direcciones de programa G06F 9/00; disposiciones para seleccionar una dirección en una memoria digital G11C 8/00).
G06F12/06 G06F 12/00 […] › Direccionamiento de un bloque físico de posiciones, p. ej. por dirección de base, direccionamiento de módulos, extensión del espacio de direcciones, dedicación de memoria (G06F 12/08 tiene prioridad).
G11C7/00 G […] › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad; circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193).

Patentes similares o relacionadas:

Método y aparato para un acceso a memoria basado en hilos en un procesador multihilo, del 11 de Septiembre de 2019, de QUALCOMM INCORPORATED: Método para acceder a una memoria por un procesador multihilo , comprendiendo el método: determinar un identificador de hilo asociado a un […]

Aparato de acceso a datos que usa un dispositivo de memoria, del 31 de Julio de 2019, de LSIS Co., Ltd: Un aparato de acceso a datos que utiliza un dispositivo de memoria para mapear direcciones, que comprende: un dispositivo de memoria de 8 bits que tiene una […]

Uso de compresión de memoria para reducir la carga de compromiso de memoria, del 6 de Mayo de 2019, de Microsoft Technology Licensing, LLC: Un método de reducir una cantidad de compromiso de memoria para un programa en un dispositivo de cálculo , comprendiendo el método: determinar […]

Dispositivo de memoria híbrida con una única interfaz, del 23 de Enero de 2019, de Microsoft Technology Licensing, LLC: Un procedimiento que comprende: recibir, en un controlador , órdenes, direcciones y datos en un dispositivo de memoria mediante una interfaz definida asociada […]

Controlador de acceso a memoria, sistemas y procedimientos para optimizar los tiempos de acceso a memoria, del 9 de Enero de 2019, de QUALCOMM INCORPORATED: Un controlador de memoria , que comprende: un controlador configurado para acceder al menos a una ubicación de memoria correspondiente […]

Método y aparato de extensión de particiones, del 20 de Diciembre de 2017, de HUAWEI TECHNOLOGIES CO., LTD.: Un método de extensión de particiones, que comprende: adquirir un valor medio de cantidades de particiones en todos los nodos […]

Procedimiento y dispositivo de instalación de una aplicación MIFARE en una memoria MIFARE, del 20 de Diciembre de 2017, de IDEMIA France: Procedimiento de instalación de la aplicación MIFARE en una memoria MIFARE , estando la aplicación MIFARE de acuerdo con la norma ISO 14443A y memorizada en un […]

Procesador digital de señales y método para direccionar una memoria en un procesador digital de señales, del 18 de Octubre de 2017, de MediaTek Sweden AB: Un procesador digital de señales que comprende al menos una unidad funcional, que puede ser una unidad de ejecución de vectores , o un acelerador, […]