Método, aparato y chip para implementar una operación mutuamente excluyente de múltiples hilos.
Un método para implementar una operación mutuamente excluyente de múltiples hilos en un chip,
donde el chip comprende una pluralidad de núcleos pequeños y una pluralidad de conjuntos de bloqueo distribuidos en el chip, cada conjunto de bloqueo comprende una pluralidad de bloqueos y cada conjunto de bloqueo se utiliza para gestionar mensajes de bloqueo generados por distintos núcleos pequeños, donde el método comprende: recibir (201) un mensaje de bloqueo enviado por un núcleo pequeño, donde el mensaje de bloqueo contiene una dirección de memoria correspondiente a un bloqueo solicitado por un primer hilo en el núcleo pequeño, y donde el mensaje de bloqueo es un mensaje de aplicación del bloqueo o un mensaje de liberación del bloqueo;
calcular (202), utilizando la dirección de memoria correspondiente al bloqueo solicitado, un número de código de un conjunto de bloqueo al que pertenece el bloqueo solicitado; y
enviar (203) el mensaje de bloqueo al conjunto de bloqueo correspondiente al número de código, donde el mensaje de bloqueo se utiliza para solicitar al conjunto de bloqueo que procese el mensaje de bloqueo.
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/CN2014/070959.
Solicitante: HUAWEI TECHNOLOGIES CO., LTD..
Nacionalidad solicitante: China.
Dirección: Huawei Administration Building, Bantian Longgang District , Shenzhen, Guangdong 518129 CHINA.
Inventor/es: XU,WEIZHI, TANG,ZHIMIN, ZHANG,ZHIMIN, SONG,FENGLONG.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G06F12/14 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (entrada digital a partir de, o salida digital hacia soportes de registro, p. ej. hacia unidades de almacenamiento de disco G06F 3/06). › Protección contra la utilización no autorizada de la memoria.
- G06F9/52 G06F […] › G06F 9/00 Disposiciones para el control por programa, p. ej. unidades de control (control por programa para dispositivos periféricos G06F 13/10). › Sincronización de programas; Exclusión mutua, p. ej. mediante semáforos.
PDF original: ES-2674546_T3.pdf
Patentes similares o relacionadas:
Arquitectura e instrucciones flexibles para el estándar de cifrado avanzado (AES), del 27 de Mayo de 2020, de INTEL CORPORATION: Un procesador que comprende: una pluralidad de núcleos; una caché de instrucciones de nivel 1, L1, para almacenar una pluralidad de instrucciones […]
Procedimiento de control sistemático de direcciones de zonas de memoria en el marco de una transferencia por acceso directo, del 1 de Abril de 2020, de THALES: Procedimiento de control sistemático por un dispositivo de control de al menos un mensaje de configuración de transferencia, siendo el mensaje de configuración […]
Servidor de seguridad de soporte lógico, del 19 de Febrero de 2020, de Idemia Identity & Security France: Procedimiento de verificación de ejecución de applets (AA1, AB1) desarrolladas en un lenguaje orientado objeto y compiladas en código intermedio, siendo el procedimiento […]
Múltiples conjuntos de campos de atributos dentro de una única entrada de tabla de páginas, del 25 de Septiembre de 2019, de QUALCOMM INCORPORATED: Un procedimiento que comprende: traducir , por una primera unidad de procesamiento , una dirección de memoria virtual a una […]
Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, del 14 de Agosto de 2019, de SIEMENS AKTIENGESELLSCHAFT: Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, archivándose una copia de los datos relevantes para la seguridad […]
Archivo seguro, del 7 de Agosto de 2019, de Waterfall Security Solutions Ltd: Aparato de almacenamiento, que comprende: una memoria ; un procesador de encriptado , que está configurado para recibir y encriptar datos transmitidos desde uno […]
Sistemas y métodos para proporcionar como salida un resultado de una instrucción de procesador vigente tras su salida de una máquina virtual, del 3 de Abril de 2019, de Bitdefender IPR Management Ltd: Un sistema anfitrión que comprende al menos un procesador hardware configurado para ejecutar una máquina virtual y un programa de seguridad informática, en donde el al menos […]
Sistema y método para la gestión distribuida de ordenadores compartidos, del 20 de Febrero de 2019, de Zhigu Holdings Limited: Método para operar una arquitectura de gestión informática de múltiples niveles, teniendo dicho método los siguientes pasos: operar un ordenador […]