Procedimientos y aparatos para predecir la no ejecución de instrucciones de no bifurcación condicional.

Un procedimiento para manejar una instrucción de no bifurcación condicional,

que comprende:

identificar (406, 454, 510, 604) una instrucción de no bifurcación condicional, CNB, como idónea para una predicción;

predecir, en respuesta a satisfacer un criterio de evaluación (410, 456, 510), si la instrucción CNB idónea se ejecutará o no, en el que el criterio de evaluación de predicción corresponde a un estado fuertemente no ejecutado;

ejecutar la instrucción CNB idónea como una instrucción de no operación, NOP (420, 520) en respuesta a una predicción de que la instrucción CNB idónea no se ejecutará; de forma alternativa, ejecutar con normalidad la instrucción CNB idónea en respuesta a una predicción de que la instrucción CNB idónea va a ejecutarse; y

registrar en una tabla de historial condicional (252, 312) si la instrucción CNB idónea se ejecutó o no y predecir que la siguiente instrucción CNB idónea no se ejecuta en respuesta a la tabla de historial condicional que indica que al menos un intento de ejecución anterior de la instrucción CNB idónea no se ejecutó,

caracterizado por que el al menos un intento de ejecución anterior de la instrucción CNB idónea se encontró en un bucle de software, en un intervalo de direcciones preestablecido o dentro de un número identificado de ciclos de procesador.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2010/045910.

Solicitante: QUALCOMM INCORPORATED.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: International IP Administration 5775 Morehouse Drive San Diego, CA 92121 ESTADOS UNIDOS DE AMERICA.

Inventor/es: STEMPEL,BRIAN M, DIEFFENDERFER,JAMES N, SARTORIUS,THOMAS A, MANDZAK,DAVID J, SMITH,RODNEY W.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F9/30 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 9/00 Disposiciones para el control por programa, p. ej. unidad de control (control por programa para dispositivos periféricos G06F 13/10). › Disposiciones para ejecutar instrucciones máquina, p. ej. decodificación de instrucciones (para ejecutar microinstrucciones G06F 9/22; para ejecutar subprogramas G06F 9/40).
  • G06F9/38 G06F 9/00 […] › Ejecución simultánea de instrucciones, p. ej. segmentación, anticipación.

PDF original: ES-2741998_T3.pdf

 

Patentes similares o relacionadas:

Método y aparato para un acceso a memoria basado en hilos en un procesador multihilo, del 11 de Septiembre de 2019, de QUALCOMM INCORPORATED: Método para acceder a una memoria por un procesador multihilo , comprendiendo el método: determinar un identificador de hilo asociado a un […]

Procesamiento transaccional, del 17 de Abril de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método de controlar la ejecución de una transacción en un entorno informático, comprendiendo el método los pasos de: Iniciar, mediante un procesador, la ejecución […]

Guardar/restablecer registros seleccionados en procesamiento transaccional, del 13 de Marzo de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método para facilitar el procesamiento de transacciones dentro de un entorno de computación, comprendiendo dicho método: obtener una instrucción […]

Filtrado de interrupción de programa en ejecución transaccional, del 13 de Marzo de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método para gestionar interrupciones en un entorno informático, el método comprendiendo las etapas de iniciar, por un procesador, una transacción mediante la ejecución […]

Control de manera selectiva de ejecución de instrucciones en procesamiento transaccional, del 27 de Febrero de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método de control de ejecución de instrucciones dentro de transacciones en un procesador; en donde el procesador comprende una unidad […]

Salto de almacenamiento de datos, del 29 de Noviembre de 2018, de QUALCOMM INCORPORATED: Un procedimiento para procesar valores en un sistema de procesamiento de datos, comprendiendo el procedimiento: recibir una pluralidad de sub-instrucciones […]

Bloque de diagnóstico de transacción, del 14 de Noviembre de 2018, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un producto de programa informático para proporcionar información de diagnóstico acerca de cancelaciones de transacción, comprendiendo el producto de programa informático: […]

MINIMIZACIÓN DE LAS BARRERAS DE MEMORIA CUANDO SE IMPONEN SOLICITUDES FUERTEMENTE ORDENADAS EN UN SISTEMA DE PROCESAMIENTO DÉBILMENTE ORDENADO, del 22 de Junio de 2011, de QUALCOMM INCORPORATED: Un sistema procesador débilmente ordenado que comprende: una pluralidad de dispositivos de memoria; una pluralidad de procesadores , estando configurado […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .