Memoria de cambio de fase de múltiples capas.
Un método para componer una celda (10, 10a) de memoria, comprendiendo el método:
formar una primera capa (22) de material calcogenuro no conmutable; formar una capa (24) de material calcogenuro de cambio de fase sobre la primera capa (22) de material calcogenuro no conmutable, siendo la capa del material calcogenuro de cambio de fase conmutable entre estados más conductores y menos conductores y estando acoplada a dicha primera capa (22) de material calcogenuro no conmutable; y formar una segunda capa (26) de material calcogenuro no conmutable sobre dicha capa (24) de material calcogenuro de cambio de fase caracterizada por que el material de la primera capa (22) de material calcogenuro no conmutable es el mismo material de aleación de calcogenuro que el material de la segunda capa (26) de material calcogenuro no conmutable pero se diferencia de una composición del elemento calcogenuro de la capa (24) de material calcogenuro de cambio de fase.
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2004/023868.
Solicitante: INTEL CORPORATION.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: 2200 MISSION COLLEGE BOULEVARD SANTA CLARA, CA 95052 ESTADOS UNIDOS DE AMERICA.
Inventor/es: JOHNSON,BRIAN G, HUDGENS,STEPHEN J.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G11C16/02 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 16/00 Memorias de sólo lectura programables y borrables (G11C 14/00 tiene prioridad). › programables eléctricamente.
- H01L45/00 ELECTRICIDAD. › H01 ELEMENTOS ELECTRICOS BASICOS. › H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctricas en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación). › Dispositivos de estado sólido adaptados para la rectificación, amplificación, producción de oscilaciones o la conmutación, sin barrera de potencial ni de superficie, p. ej. triodos dieléctricos; Dispositivos con efecto Ovshinsky; Procesos o aparatos especialmente adaptados a la fabricación o al tratamiento de estos dispositivos o de sus partes constitutivas (dispositivos consistentes en una pluralidad de componentes de estado sólido formados en o sobre un sustrato común H01L 27/00; dispositivos que utilizan la superconductividad o la hiperconductividad H01L 39/00; dispositivos piezoeléctricos H01L 41/00; dispositivos de resistencia negativa con efecto de volumen H01L 47/00).
PDF original: ES-2473594_T3.pdf
Fragmento de la descripción:
Memoria de cambio de fase de mïltiples capas Antecedentes Esta invenciïn estï relacionada en general con memorias de cambio de fase.
Los dispositivos de memoria de cambio de fase utilizan materiales de cambio de fase, esto es, materiales que pueden conmutar elïctricamente entre un estado mayoritariamente amorfo y uno mayoritariamente cristalino, como una memoria electrïnica. Un tipo de elemento de memoria utiliza un material de cambio de fase que, en una aplicaciïn, puede conmutar elïctricamente entre ordenaciones locales mayoritariamente amorías y mayoritariamente cristalinas o entre los diferentes estados detectables de ordenaciones locales a lo largo de todo el espectro entre estados completamente amorfos y completamente cristalinos.
Los materiales tïpicos apropiados para dicha aplicaciïn incluyen varios elementos de calcogenuro. El estado de los materiales de cambio de fase tambiïn es no volïtil. Cuando la memoria se encuentra en un estado cristalino, semicristalino, amorfo o semiamorfo que representa un valor de resistencia, dicho valor se mantiene hasta que se reprograma, incluso si se elimina la alimentaciïn. Esto se debe a que el valor programado representa una fase o estado fïsico de la memoria (por ejemplo, cristalino o amorfo) .
El documento UA 5.789.758 divulga una celda de memoria de calcogenuro con electrodos de calcogenuro sobre lados opuestos de la regiïn activa del calcogenuro, en los que las superficies de la secciïn transversal de los electrodos de calcogenuro son mayores que la superficie de la secciïn transversal de la regiïn activa del calcogenuro. La regiïn activa del calcogenuro estï situada en un poro en una capa dielïctrica. De este modo se reduce una densidad de corriente entre un electrodo no calcogenuro superior y el electrodo calcogenuro superior y entre un electrodo no calcogenuro inferior y el electrodo calcogenuro inferior, evitando la inestabilidad de la regiïn activa de calcogenuro. El electrodo inferior comprende una capa inferior conductora como, por ejemplo, Mb, opcionalmente una capa de C y una capa superior de calcogenuro. El electrodo superior comprende una capa conductora superior como, por ejemplo, Mb, una capa de C opcional y una capa de calcogenuro que tambiïn rellena el poro para formar la capa de conmutaciïn activa dentro del poro. Las capas superior e inferior de calcogenuro son ambas tïpicamente capas de TexGeySb1-x-y. Las concentraciones de Ge son tïpicamente entre el 15% y el 50%.
El documento US 4.177.475 divulga un dispositivo de memoria amoría alterable elïctricamente con una estructura gradual de al menos tres capas de calcogenuros basados en teluro amorfo, en el que la capa superior tiene del 0% al 10% de Ge (tïpicamente el 5%) , la capa central tiene del 15-17% de Ge y la capa inferior tiene aproximadamente el 33% de Ge. La estructura en capas divulgada se aproxima a una estructura gradual obtenida en los dispositivos de la tïcnica anterior despuïs de varias operaciones set-reset (activaciïn-desactivaciïn) , en las que el Ge y los cristales de Ge-Te parecen migrar al electrodo negativo y el Te migra al electrodo positivo hasta que la difusiïn actïa como un proceso de compensaciïn y se alcanza el equilibrio, y por lo tanto al inicio se aïade un reset.
El documento WO 03/023875 divulga una celda de memoria de material de cambio de fase con un material de cambio de fase con forma de copa en el que el interior del material con forma de copa se rellena con un material aislante tïrmico para reducir las pïrdidas de calor ascendente a travïs del material de cambio de fase.
El documento US 2003/0116794 divulga una celda de memoria de material de cambio de fase con una capa conductora lineal que tiene forma de U en la secciïn transversal y puede ser tubular o con forma de copa y transporta la corriente hasta un electrodo inferior de un poro elevado. El electrodo inferior tambiïn es tubular o con forma de copa. Una capa de cambio de fase tambiïn puede tener forma de copa y rellenarse con un electrodo superior.
Por lo tanto, existe una necesidad de modos alternativos para fabricar memorias de cambio de fase.
Breve descripciïn de los dibujos La Figura 1 es una secciïn transversal parcial y una representaciïn esquemïtica parcial de un modo de realizaciïn de la presente invenciïn;
la Figura 2 es una secciïn transversal parcial y una vista esquemïtica parcial de otro modo de realizaciïn de la presente invenciïn;
la Figura 3 es una secciïn transversal parcial y una vista esquemïtica parcial de aïn otro modo de realizaciïn de la presente invenciïn; y
la Figura 4 es una representaciïn del sistema de un modo de realizaciïn de la presente invenciïn.
Descripciïn detallada Haciendo referencia a la Figura 1, una memoria de cambio de fase puede incluir una celda 10. La celda 10 puede ser accedida mediante un par de lïneas conductoras que incluyen la lïnea 12, la cual se acopla de forma selectiva a la celda 10 mediante un dispositivo 14 de selecciïn. El dispositivo 14 de selecciïn tambiïn se puede denominar un dispositivo de acceso o un dispositivo de aislamiento. El dispositivo 14 de selecciïn, en un modo de realizaciïn, puede estar formado por un sustrato 28 de semiconductor. Como ejemplos, el dispositivo 14 de selecciïn puede ser un transistor o un diodo. Las lïneas 12 pueden ser lïneas de direcciïn que se pueden utilizar para direccionar una celda en una matriz de celdas, direccionable utilizando dichas lïneas 12, para leer o programar.
Se puede definir un poro o abertura en una capa 18 aislante formada sobre el sustrato 28. El poro puede incluir un electrodo 16 inferior acoplado al dispositivo 14 de selecciïn y un electrodo 20 superior acoplado a otra lïnea conductora (que no se muestra) . En un modo de realizaciïn, una lïnea 12 conductora se extiende en una primera direcciïn y la otra lïnea conductora se extiende transversal a ella. Las lïneas conductoras tambiïn se pueden considerar filas y columnas.
Entre el electrodo 20 superior y el electrodo 16 inferior se encuentra una capa 24 de memoria de cambio de fase activa que actïa como medio de memoria para la celda 10. Sobre la capa 24 existe una capa 26 ovïnica o de calcogenuro. Debajo de la capa 24 existe una capa 22 ovïnica o de calcogenuro.
En un modo de realizaciïn, las capas 22 y 26 pueden ser aleaciones cristalinas de calcogenuro diseïadas para resistir la transformaciïn en el estado de estructura vïtrea. Por lo tanto, las capas 22 y 26 se pueden denominar capas no conmutadas debido a que en funcionamiento no cambian su resistencia debido al cambio de fase o la conmutaciïn de alta intensidad. Por lo tanto, las capas 22 y 26 no conmutadas se pueden denominar fase estructural estable. Para las capas 22, 26 se pueden utilizar aleaciones fijas de material calcogenuro de baja resistividad. Las capas 22, 26 se pueden acoplar directamente a la capa 24 de memoria de cambio de fase activa, proporcionando calentamiento resistivo, asï como un alto aislamiento tïrmico del volumen programado activo dentro de la capa 24. En un modo de realizaciïn, las capas 22 y 26 pueden tener una resistividad en el rango de 10 a 100 Mohm centïmetro.
Debido a la resistividad proporcionada por las capas 22 y 26, en un modo de realizaciïn se puede proporcionar una corriente mïs uniforme y un aislamiento tïrmico mejor a la capa 24 de memoria de cambio de fase activa emparedada. Esto puede reducir la microfilamentaciïn durante la programaciïn de la celda 10 de memoria de cambio de fase.
La capa 24 de cambio de fase activa se puede encontrar emparedada entre sistemas de electrodos superior e inferior simïtricos, incluyendo cada uno de ellos una capa 22 ï 26 no conmutada y un electrodo 16 ï 20. En algunos modos de realizaciïn la prevenciïn de pïrdida de calor durante el cambio de fase se puede mejorar mediante las propiedades de alto aislamiento tïrmico de las capas 22 y 26. En algunos modos de realizaciïn, la similitud quïmica de las capas 22 y 26 con la capa 24 proporciona una gran adherencia, integridad y encapsulaciïn. En algunos modos de realizaciïn, la deposiciïn in situ de las tres capas 22, 24 y 26 puede mejorar aïn mïs las conexiones de los electrodos con los elementos de cambio de fase.
Para las capas 22 y 26 y para proporcionar contactos elïctricos a la capa 24 de material de cambio de fase activa se puede utilizar una aleaciïn cristalina de calcogenuro diseïada para resistir la transformaciïn de fase. Ejemplos de materiales que se pueden utilizar para la capa 22 y 26 incluyen materiales de la forma AsXSeY donde X es 2 ï 9 e Y es 3.
En un modo de realizaciïn, el material de cambio de fase para la capa 24 puede ser un material de cambio de fase no volïtil. Un material de cambio... [Seguir leyendo]
Reivindicaciones:
1. Un mïtodo para componer una celda (10, 10a) de memoria, comprendiendo el mïtodo:
formar una primera capa (22) de material calcogenuro no conmutable;
formar una capa (24) de material calcogenuro de cambio de fase sobre la primera capa (22) de material calcogenuro no conmutable, siendo la capa del material calcogenuro de cambio de fase conmutable entre estados mïs conductores y menos conductores y estando acoplada a dicha primera capa (22) de material calcogenuro no conmutable; y
formar una segunda capa (26) de material calcogenuro no conmutable sobre dicha capa (24) de material calcogenuro de cambio de fase caracterizada por que el material de la primera capa (22) de material calcogenuro no conmutable es el mismo material de aleaciïn de calcogenuro que el material de la segunda capa (26) de material calcogenuro no conmutable pero se diferencia de una composiciïn del elemento calcogenuro de la capa (24) de material calcogenuro de cambio de fase.
2. El mïtodo de la reivindicaciïn 1, que incluye poner en contacto dicha primera capa (22) de material calcogenuro no conmutable con un primer electrodo (16) .
3. El mïtodo de las reivindicaciones 1 ï 2, que incluye poner en contacto dicha segunda capa (26) de material calcogenuro no conmutable con un segundo electrodo (20) .
4. El mïtodo de la reivindicaciïn 1, que incluye formar dicha capa (24) de material de cambio de fase y dicho segundo material (26) calcogenuro no conmutable en un poro formado en un aislante (18) .
5. El mïtodo de la reivindicaciïn 1, que incluye formar el segundo material calcogenuro no conmutable en una capa (26a) con forma de copa sobre dicha capa (24) de material de cambio de fase.
6. El mïtodo de la reivindicaciïn 5, que incluye rellenar con un aislante (18) dicha segunda capa (26a) de material calcogenuro no conmutable con forma de copa.
7. El mïtodo de la reivindicaciïn 6, que incluye cubrir dicha capa (24) de material de cambio de fase con una capa (28) de material aislante.
8. El mïtodo de la reivindicaciïn 7, que incluye colocar dicha segunda capa (26a) de material calcogenuro no conmutable sobre una porciïn de dicha capa (24) de material de cambio de fase y cubrir el resto de dicha capa de material de cambio de fase con una capa (28) de nitruro.
9. El mïtodo de la reivindicaciïn 1, que incluye formar una primera capa (22a) de material calcogenuro no conmutable con forma de U y formar dicha capa (24) de material de cambio de fase dentro de dicho primer material (22a) calcogenuro no conmutable con forma de U.
10. El mïtodo de la reivindicaciïn 9, que incluye proporcionar la segunda capa (26b) de material calcogenuro no conmutable para establecer contacto con la cara superior de dicha capa (24) de material de cambio de fase.
11. El mïtodo de la reivindicaciïn 10, que incluye cubrir una porciïn de dicha capa (24) de material de cambio de fase con un aislante (18) y hacer que dicha segunda capa (26b) de material calcogenuro no conmutable estï en contacto con ïnicamente una porciïn de dicha primera capa (24) de material de cambio de fase.
12. El mïtodo de la reivindicaciïn 10, en donde dicha segunda capa (26b) de material calcogenuro no conmutable es un material de fase estructural estable.
13. Una celda de memoria (10, 10a) , que incluye:
una primera capa (22) de material calcogenuro no conmutable;
una capa (24) de material calcogenuro de cambio de fase, situada sobre la primera capa (22) de material calcogenuro no conmutable, que conmuta entre estados mïs conductores y menos conductores y estï acoplada a dicha primera capa (22) de material calcogenuro no conmutable;
y una segunda capa (26) de material calcogenuro no conmutable, situada sobre dicha capa (24) de material calcogenuro de cambio de fase, caracterizada por que el material de la primera capa (22) de material calcogenuro no conmutable es el mismo material de aleaciïn de calcogenuro que el material de la segunda capa (26) de material calcogenuro no conmutable pero es diferente de una composiciïn de elementos de calcogenuro de la capa (24) de material calcogenuro de cambio de fase.
14. La celda de memoria de la reivindicaciïn 13, que incluye un segundo electrodo (20) en contacto con dicha segunda capa (26) de material calcogenuro no conmutable.
15. La celda de memoria de la reivindicaciïn 13, que incluye un segundo electrodo (20) en contacto con dicha segunda capa (26) de material calcogenuro no conmutable y un primer electrodo (16) en contacto con dicha primera
capa (22) de material calcogenuro no conmutable, estando dicha capa (24) de calcogenuro de cambio de fase emparedada entre dicha primera capa (22) de material calcogenuro no conmutable y dicha segunda capa (26) de material calcogenuro no conmutable, y estando dichas primera y segunda capas (22, 26) de material calcogenuro no conmutable y dicha capa (24) de material de calcogenuro de cambio de fase emparedadas entre dichos primer y segundo electrodos (16, 20) .
16. La celda de memoria de cualquiera de las reivindicaciones 13-15, que incluye un sustrato (28) bajo dicha primera capa (22) de material calcogenuro no conmutable.
17. La celda de memoria de la reivindicaciïn 13, en donde dicha primera capa (22a) de material calcogenuro no conmutable tiene forma de U.
18. La celda de memoria de la reivindicaciïn 17, en donde dicho material (24) de cambio de fase se encuentra en 15 dicha primera capa (22a) de material calcogenuro no conmutable con forma de U.
19. La celda de memoria de la reivindicaciïn 13, en donde dicha segunda capa (26a) de material calcogenuro no conmutable tiene forma de copa.
20. La celda de memoria de la reivindicaciïn 19, que incluye un aislante (18) en dicha segunda capa (26a) de material calcogenuro no conmutable con forma de copa.
21. La celda de memoria de la reivindicaciïn 19, en donde dicho segundo material (26a) de calcogenuro no conmutable se encuentra en contacto con dicha capa (24) de material de cambio de fase a lo largo de una porciïn de la capa (24) de material de cambio de fase y la porciïn restante de dicha capa (24) de material de cambio de fase se encuentra cubierta por una capa (28) aislante.
22. Un sistema (500) que comprende:
un dispositivo (510) basado en un procesador;
una interfaz inalïmbrica (540) acoplada a dicho dispositivo basado en un procesador; y
una memoria (530) que incluye una celda de memoria (10, 10a) como la reivindicada en cualquiera de las reivindicaciones 13 a 21.
23. El sistema de la reivindicaciïn 22, en donde dicha interfaz inalïmbrica (540) incluye una antena dipolo.
Patentes similares o relacionadas:
Banco de memoria dividido, del 12 de Febrero de 2020, de HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.: Un cartucho de impresión integrado que comprende un depósito de tinta , una matriz de chorro de fluido , un cable flexible , almohadillas […]
Memoria dinámica basada en un almacenamiento de un solo electrón, del 3 de Diciembre de 2014, de Conversant Intellectual Property Management Inc: Celda de memoria, que comprende:~ una región de canal situada entre una región de fuente y una región de drenaje , estando formadas dicha […]
Arquitectura central en serie de memoria no volátil, del 3 de Septiembre de 2014, de Conversant Intellectual Property Management Inc: Sistema de memoria que comprende: banco de memoria para suministrar datos de lectura de flujo de bits en serie en respuesta a una operación […]
Esquema de distribución con umbral multinivel flash, del 8 de Enero de 2014, de MOSAID TECHNOLOGIES INCORPORATED: Un dispositivo de memoria que comprende: Un arreglo de memoria que tiene celdas de memoria dispuestas en filas y columnas caracterizadas porque: cada celda de memoria […]
Control de decodificación con detección de transición de dirección en función de borrado de página, del 19 de Septiembre de 2013, de MOSAID TECHNOLOGIES INCORPORATED: Una memoria no volátil que comprende bloques de memoria , cada bloque de memoriacomprende: celdas de memoria no volátil dispuestas en una pluralidad […]
Almacenamiento de datos y estructuras apilables, del 18 de Septiembre de 2013, de MOSAID TECHNOLOGIES INCORPORATED: Un sistema que comprende una pila incluyendo: un primer dispositivo de memoria ; un segundo dispositivo de memoria […]
Esquema de distribución de umbral de Flash multi-nivel, del 29 de Mayo de 2013, de MOSAID TECHNOLOGIES INCORPORATED: Un dispositivo de memoria Flash NAND que comprende: una matriz de memoria que tiene bloques de celdas de memoria dispuestas como cadenas de celdas NANDdonde […]
ARQUITECTURA DE MEMORIA FLASH QUE IMPLEMENTA MULTIPLES BANCOS DE MEMORIA FLASH PROGRAMABLES SIMULTANEAMENTE, QUE SON COMPATIBLES CON UNA CENTRAL, del 1 de Mayo de 2008, de LEXAR MEDIA, INC.: Un sistema de memoria flash que comprende una pluralidad de bancos de memoria separados y direccionables independientemente (1020, 1022, 1024, […]