SENSOR DE ACCIDENTE Y MÉTODO PARA EL PROCESAMIENTO DE, AL MENOS, UNA SEÑAL DE MEDICIÓN.

Sensor de accidente (S1) con - un elemento sensor (SE) para la deteccion de,

al menos, una variable de medicion, y - una unidad logica (AS), caracterizada - por una primera memoria (MEM1) que se conforma de manera que permite reescritura y en la que se almacenan los primeros datos en la fabricacion de un sensor de accidente y/o de las adaptaciones durante el funcionamiento de un sensor de accidente (S1) para influir en un procesamiento de, al menos, una variable de medicion, y - por una segunda memoria (MEM2) en la que se almacenan los segundos datos de manera fija para influir en el procesamiento, con el fin de garantizar la funcionalidad basica del sensor de accidente (S1), y - porque la unidad logica (AS), de acuerdo con una prueba de la primera memoria (MEM1), carga los primeros o los segundos datos para el procesamiento de, al menos, una variable de medicion

40

45

Estado del arte

La presente invención hace referencia a un sensor de accidente o bien, a un método para el procesamiento de, al menos, una señal de medición, de acuerdo con la clase de las reivindicaciones independientes.

De la patente DE 102 37 162 A1 se conoce un elemento sensor que suministra un valor de medición que se amplifica y se digitaliza. Dicho valor de medición se somete a un procesamiento previo.

Revelación de la presente invención

En comparación, el sensor de accidente conforme a la presente invención o bien, el método conforme a la presente invención para el procesamiento de, al menos, una señal de medición con las características de las reivindicaciones independientes, presentan una ventaja que consiste en la comprobación de una memoria que permite reescritura, preferentemente una memoria EEPROM, y de acuerdo con dicha comprobación de memoria se decide desde qué memoria se cargarán los datos con el fin de influir en el procesamiento del, al menos, un valor de medición. De esta manera, en el caso de una falla de la memoria que permite reescritura, se puede recurrir a los datos almacenados de manera fija, que conducen a una precisión no muy elevada de los valores de medición aunque, sin embargo, se garantiza una funcionalidad básica del sensor de accidente en el caso de tratarse de sensores críticos de esta clase. De esta manera, se incrementa de manera decisiva la funcionalidad básica, por ejemplo, de un sistema de seguridad para personas.

Como memorias que permitan reescritura, también se consideran otros tipos de memoria además de una memoria EEPROM, es decir, otras memorias de semiconductores que se puedan utilizar en un ordenador, por ejemplo, como memoria principal. Como memoria fija se puede considerar, por ejemplo, una memoria de sólo lectura (ROM).

La unidad lógica que controla la totalidad del sensor de accidente a modo de un circuito secuencial, se provee preferentemente como un circuito integrado, es decir, como un circuito integrado para aplicaciones específicas (ASIC). Dicha unidad lógica también puede presentar una pluralidad de módulos integrados o circuitos, o módulos estrictamente discretos. La unidad lógica también puede presentarse alternativamente como un procesador.

Los primeros datos de la memoria que permite reescritura, se utilizan como información de ajuste para lograr mediante dichos datos una precisión mayor del sensor en relación con su sensibilidad. El propio ajuste se ha realizado durante la fabricación del sensor de accidente. Por lo tanto, se recurre a los datos de dicho ajuste, a partir de la memoria que permite reescritura. También se pueden utilizar las adaptaciones del funcionamiento del sensor de accidente.

Mediante las medidas y los perfeccionamientos mencionados en las reivindicaciones relacionadas, se pueden realizar mejoras ventajosas del sensor de accidente indicado en las reivindicaciones independientes o bien, del método indicado en las reivindicaciones independientes, para el procesamiento de, al menos, un valor de medición.

Resulta particularmente ventajoso que la prueba se realice mediante una suma de comprobación. Por lo tanto, para la comprobación de la información de ajuste en la memoria EEPROM, se emplea un método de suma de comprobación con control de redundancia cíclica (CRC).

Durante el almacenamiento y la transmisión de datos binarios, se pueden corromper los bits individuales mediante interferencias. Para detectar esta clase de errores, se adicionan a los datos los bits de comprobación. Mediante la adición de más de un bit de comprobación, se puede incrementar drásticamente la velocidad de detección de errores. El método de control de redundancia cíclica representa un método para generar dichos bits de comprobación. La suma de comprobación con control de redundancia cíclica (CRC) se basa en que una secuencia binaria (es decir, series de 0 y 1) se interpreta como polinomios con los coeficientes 0 y 1. Es decir, que en el caso de k bits se obtienen k términos, desde x^ (k-1) hasta x^0.

Por ejemplo:

Para el cálculo de una suma de comprobación con control de redundancia cíclica, el emisor y el receptor deben definir un polinomio generador (que debe presentar determinadas características, esto se verá más adelante). Dicho

**(Ver fórmula)**

40

45

polinomio generador presenta m bits. El concepto de la suma de comprobación con control de redundancia cíclica consiste en completar un determinado margen de bits de datos mediante m bits, de manera que el polinomio se pueda dividir en bits de datos y la suma de comprobación mediante el polinomio generador.

Por lo tanto, la memoria EEPROM presenta 32 bits. Para la información de ajuste se utilizan 24 bits, los 8 bits restantes son los denominados bits de secuencia de verificación de trama (FCS) que almacenan el resultado de la división del polinomio de los datos de ajuste utilizados (se calcula en la fabricación del sensor y se registra en la memoria EEPROM).

La selección del polinomio se realiza de manera tal que se logre una distancia de Hamming máxima (HD). La distancia de Hamming indica la cantidad, al menos, requerida de inversiones de bits en los datos a controlar para que no se detecte el error.

En el caso de un sensor a modo de ejemplo, se selecciona un polinomio de 8 bits que ofrece una distancia de Hamming = 4, es decir, que se pueden detectar todas las combinaciones de errores de 1, 2, y 3 bits.

El método implementado se compone de 3 etapas:

1. Carga de datos: A los datos de ajuste de 24 bits se adicionan 8 bits (=0).

2. Inicio de la división del polinomio: Se realiza en el soporte físico mediante un registro de desplazamiento.

3. Comparación de datos: El resultado de la división del polinomio del punto 2 se compara con los bits de secuencia de verificación de trama de la memoria EEPROMS. Ante una correspondencia, el respectivo bit de control para el "control de redundancia cíclica" en la transmisión SPI es = 0, ante una divergencia el bit de control es = 1, que puede ser evaluado por el sistema de manera correspondiente.

La secuencia completa 1-3 se ejecuta cada 17µs.

De manera ventajosa, los primeros y los segundos datos se utilizan para influir en un incremento para, al menos, una señal de medición y una tensión de referencia, es decir, para establecer o bien, para una determinación. También se pueden establecer otros parámetros, por ejemplo, los parámetros de un filtro, de acuerdo con los primeros y segundos datos. La determinación del factor de amplificación conduce a una precisión pretendida, por ejemplo, del 5%, mientras que el valor almacenado de manera fija para la amplificación conduce sólo a una precisión del 9%.

Además, resulta ventajoso que en una fase inicial se utilice un control de latencia rápido para eliminar la propia latencia del elemento sensor, una denominada latencia primaria. En una fase cíclica, es decir, la propia fase de trabajo del sensor, se utiliza un control de latencia lento que se emplea para la eliminación de una desviación que se pueda producir en los elementos semiconductores. Un control de latencia es un circuito simple de regulación sobre el cual se puede influir, de una manera conocida, en relación con su velocidad. Dicha regulación se puede realizar mediante soporte lógico y/o mediante soporte físico. La fase inicial es la fase de puesta en marcha del sensor, mientras que la fase cíclica es la fase de trabajo del sensor, como se ha indicado anteriormente.

De manera ventajosa, el sensor transmite el resultado de la prueba a través de una interfaz. De esta manera, se puede informar en relación al estado del sensor, por ejemplo, a un microcontrolador en una unidad de control de airbag. Además de dicho resultado, el sensor de accidente transmite naturalmente también sus valores de sensor al microcontrolador para un procesamiento posterior.

En el caso que se presente un error durante la fase cíclica se genera una variación del nivel que se puede interpretar como una señal de medición. Para evitar dicha variación, se puede suprimir un error de esta clase en tanto que los valores de medición ya no serán transmitidos por el sensor, o ya no serán aceptados por el procesador. También se pueden sobrescribir dichos valores de medición en el sensor, de manera que sólo se transmitan los valores continuos... [Seguir leyendo]

1. Sensor de accidente (S1) con

- un elemento sensor (SE) para la detección de, al menos, una variable de medición, y

- una unidad lógica (AS), caracterizada

- por una primera memoria (MEM1) que se conforma de manera que permite reescritura y en la que se almacenan los primeros datos en la fabricación de un sensor de accidente y/o de las adaptaciones durante el funcionamiento de un sensor de accidente (S1) para influir en un procesamiento de, al menos, una variable de medición, y

- por una segunda memoria (MEM2) en la que se almacenan los segundos datos de manera fija para influir en el procesamiento, con el fin de garantizar la funcionalidad básica del sensor de accidente (S1), y

- porque la unidad lógica (AS), de acuerdo con una prueba de la primera memoria (MEM1), carga los primeros o los segundos datos para el procesamiento de, al menos, una variable de medición.

2. Sensor de accidente de acuerdo con la reivindicación 1, caracterizado porque la unidad lógica (AS) se configura de manera tal que la prueba se pueda realizar mediante una suma de comprobación.

3. Sensor de accidente de acuerdo con la reivindicación 1 ó 2, caracterizado porque de acuerdo con los primeros y los segundos datos, el circuito lógico AS influye sobre una amplificación de, al menos, una variable de medición y, al menos, de una tensión de referencia.

4. Sensor de accidente de acuerdo con una de las reivindicaciones precedentes, caracterizado porque el sensor de accidente (S1) presenta un control de latencia rápido para la eliminación de una latencia del elemento sensor (SE), y un control de latencia lento para la eliminación de una desviación, en donde la unidad lógica (AS) se configura de manera tal que dicha unidad lógica (AS) emplee el control de latencia rápido en una fase inicial (40, 50, 60, 70) y el control de latencia lento en una fase cíclica (41, 51, 61, 71).

5. Sensor de accidente de acuerdo con una de las reivindicaciones precedentes, caracterizado porque el sensor de accidente (S1) presenta una interfaz (IF1) a través de la cual el sensor de accidente (S1) envía un resultado de la prueba.

6. Método para el procesamiento de, al menos, una variable de medición de un sensor de accidente (S1) con las siguientes etapas del método:

- Detección de, al menos, una variable de medición; caracterizada por las etapas del método:

- Comprobación de una primera memoria (MEM1) que se conforma de manera que permita la reescritura;

- Carga de los primeros o los segundos datos, de acuerdo con la prueba, en donde los primeros datos se almacenan en la primera memoria (MEM1), y los segundos datos se almacenan de manera fija en una segunda memoria (MEM2).

- Influencia en el procesamiento mediante los primeros datos de la fabricación de un sensor de accidente y/o de las adaptaciones durante el funcionamiento de un sensor de accidente (S1) o los segundos datos, para garantizar la funcionalidad básica del sensor de accidente (S1).

7. Método de acuerdo con la reivindicación 6, caracterizado porque la prueba se realiza mediante una suma de comprobación.

8. Método de acuerdo con la reivindicación 6 ó 7, caracterizado porque de acuerdo con los primeros y los segundos datos, se influye sobre un incremento de, al menos, una variable de medición y, al menos, de una tensión de referencia.

9. Método de acuerdo con una de las reivindicaciones 6 a 8, caracterizado porque se suprime un envío del, al menos un, valor de medición procesado para un tiempo predeterminado, en el caso que en una fase cíclica la prueba indique un error.

10. Método de acuerdo con una de las reivindicaciones 6 a 9, caracterizado porque en una fase inicial (40, 50, 60, 70) se emplea un control de latencia rápido para la eliminación de una latencia de un elemento sensor (SE), y en una fase cíclica se emplea un control de latencia lento para la eliminación de una desviación.