SISTEMA Y METODO DE CONTROL DE ACCESO A MEMORIA COMPARTIDA PARA UNA ARQUITECTURA DE ORDENADOR PARA REDES DE BANDA ANCHA.

Un sistema (101) de tratamiento por ordenador, comprendiendo dicho sistema (101) de tratamiento:

una primera memoria (225) para almacenar programas y datos asociados con dichos programas; una pluralidad de primeras unidades (402) de tratamiento para tratar dichos programas y dichos datos asociados; un controlador de memoria (205) para controlar los accesos a dicha primera memoria por dichas primeras unidades (402) de tratamiento; una segunda memoria para almacenar una tabla de acceso (2102) y una tabla de claves (1902), comprendiendo dicha tabla de acceso (2102) una pluralidad de entradas de acceso, incluyendo cada una de dichas entradas de acceso una clave de acceso y una identificación de un espacio de memoria dentro de dicha primera memoria asociado con dicha clave de acceso, comprendiendo dicha tabla de claves (1902) una pluralidad de entradas de claves, incluyendo cada una de dichas entradas de claves una identificación de una de dichas primeras unidades (402) de tratamiento y una clave de solicitud asociada con dicha primera unidad (402) de tratamiento; y una segunda unidad (203) de tratamiento para controlar dicho tratamiento de dichos programas y dichos datos asociados por dichas primeras unidades (402) de tratamiento, siendo accionable dicha segunda unidad (203) de tratamiento para construir y mantener dicha tabla de acceso (2102) y dicha tabla de claves (1902), siendo además accionable dicha segunda unidad (203) de tratamiento para dirigir cualquiera de dichas primeras unidades (402) de tratamiento para procesar uno de dichos programas, siendo accionable dicha primera unidad (402) de tratamiento para tratar dicho programa para emitir una solicitud a dicho controlador de memoria (205) para acceder a una posición de almacenamiento dentro de dicha primera memoria (225), siendo accionable dicho controlador de memoria, en respuesta a dicha solicitud, para comparar la clave de solicitud asociada con dicha primera unidad (402) de tratamiento en dicha tabla de claves (1902) con las claves de acceso en dicha tabla de acceso (2102), y si una de dichas claves de acceso corresponde con la clave de solicitud asociada con dicha primera unidad (402) de tratamiento en dicha tabla de claves (1902) y dicha posición de almacenamiento corresponde al espacio de memoria asociado con dicha clave de acceso e identificado en dicha tabla de acceso (2102), ejecutar dicha solicitud

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/JP02/02606.

Solicitante: SONY COMPUTER ENTERTAINMENT INC..

Nacionalidad solicitante: Japón.

Dirección: 2-6-21, MINAMI-AOYAMA, MINATO-KU,TOKYO 107-0062.

Inventor/es: SUZUOKI, MASAKAZU, YAMAZAKI,TAKESHI.

Fecha de Publicación: .

Fecha Concesión Europea: 19 de Mayo de 2010.

Clasificación Internacional de Patentes:

  • G06F12/14D1

Clasificación PCT:

  • G06F12/14 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (registro de la información en general G11). › Protección contra la utilización no autorizada de la memoria.

Clasificación antigua:

  • G06F12/14 G06F 12/00 […] › Protección contra la utilización no autorizada de la memoria.
  • G06F15/16 G06F […] › G06F 15/00 Computadores digitales en general (detalles G06F 1/00 - G06F 13/00 ); Equipo de tratamiento de datos en general. › Asociaciones de dos o más computadores digitales que tienen cada uno por lo menos una unidad aritmética, una unidad programa y un registro, p. ej. para el tratamiento simultáneo de varios programas.
  • G06F15/163 G06F 15/00 […] › Comunicación entre procesadores.
  • G06F15/167 G06F 15/00 […] › que utilizan una memoria común, p. ej. buzón de correo electrónico.
  • G06F15/17 G06F 15/00 […] › que utilizan una conexión del tipo entrada/salida, p. ej. canal, puerto entrada/salida.
  • G06F15/173 G06F 15/00 […] › que utilizan una red de interconexión, p. ej. matricial, barajada, piramidal, en estrella, ramificada.
  • G06F15/177 G06F 15/00 […] › Control de inicialización o de configuración (control de configuración para el control, los ensayos o en caso de fallo G06F 11/00).
SISTEMA Y METODO DE CONTROL DE ACCESO A MEMORIA COMPARTIDA PARA UNA ARQUITECTURA DE ORDENADOR PARA REDES DE BANDA ANCHA.

Fragmento de la descripción:

Sistema y método de control de acceso a memoria compartida para una arquitectura de ordenador para redes de banda ancha.

Campo técnico

El presente invento se refiere a una arquitectura para procesadores de ordenador y redes de ordenadores y, en particular, a una arquitectura para procesadores de ordenador y redes de ordenadores en un entorno de banda ancha, y más particularmente a un sistema de tratamiento por ordenador con un sistema de control de acceso a memoria compartida de multiprocesador. El presente invento se refiere además a un modelo de programación para tal arquitectura y, en particular, a un método de tratamiento por ordenador.

Técnica antecedente

Los ordenadores y dispositivos informáticos de redes actuales de ordenadores, por ejemplo redes de área local (LAN) usados en redes de oficinas y redes globales tales como Internet, fueron diseñados principalmente para informática autónoma. La acción de compartir datos y programas de aplicación ("aplicaciones") sobre una red de ordenadores no era un objetivo del diseño principal de estos ordenadores y dispositivos informáticos. Estos ordenadores y dispositivos informáticos también fueron diseñados típicamente usando una amplia variedad de diferentes procesadores hechos por una variedad de diferentes fabricantes, por ejemplo, Motorola, Intel, Texas Instruments, Sony y otros. Cada uno de estos procesadores tiene su propio conjunto de instrucciones particulares y arquitectura de conjunto de instrucciones (ISA), es decir, su propio conjunto particular de instrucciones de estructura de lenguaje de ensamblaje para las principales unidades informáticas y unidades de memoria principales para que realicen estas instrucciones. Se requiere un programador para comprender, por ello, cada conjunto de instrucciones del procesador y la ISA para escribir aplicaciones para estos procesadores. Esta combinación heterogénea de ordenadores y dispositivos informáticos en las redes de ordenadores de hoy en día complica el tratamiento y la acción de compartir datos y aplicaciones. A menudo se requieren múltiples versiones de la misma aplicación, además, para acomodar este entorno heterogéneo.

Los tipos de ordenadores y dispositivos informáticos conectados a redes globales, particularmente a Internet, son extensivos. Además de los ordenadores personales (PC) y servidores, estos dispositivos informáticos incluyen teléfonos móviles, ordenadores móviles, asistentes digitales personales (PDA), codificadores, televisiones digitales y muchos otros. La acción de compartir datos y aplicaciones entre esta variedad de ordenadores y dispositivos informáticos presenta problemas sustanciales.

Se han empleado varias técnicas en un intento de resolver estos problemas. Estas técnicas incluyen, entre otras, interfaces sofisticadas y técnicas de programación complicadas. Estas soluciones requieren a menudo aumentos sustanciales en la potencia de tratamiento para llevarlas a la práctica. También a menudo dan como resultado un aumento sustancial del tiempo requerido para procesar aplicaciones y para transmitir datos sobre redes.

Los datos son transmitidos típicamente sobre Internet por separado desde las aplicaciones correspondientes. Esta aproximación evita la necesidad de enviar la aplicación con cada conjunto de datos transmitidos correspondientes a la aplicación. Aunque esta aproximación minimiza la cantidad de ancho de banda necesario, también causa a menudo frustración entre los usuarios. La aplicación correcta, o la aplicación más corriente, para los datos transmitidos puede no estar disponible en el ordenador del cliente. Esta aproximación también requiere la escritura de una multiplicidad de versiones de cada aplicación para la multiplicidad de ISA y conjuntos de instrucciones diferentes empleados por los procesadores de la red.

El modelo Java intenta resolver este problema. Este modelo emplea una pequeña aplicación ("miniprograma" o en inglés "applet") que cumple con un protocolo de seguridad estricto. Los miniprogramas son enviados desde un ordenador servidor sobre la red para ser ejecutados por un ordenador de cliente ("cliente"). Para evitar tener que enviar diferentes versiones del mismo miniprograma a clientes que emplean diferentes ISA, todos los miniprogramas de Java son ejecutados en una máquina virtual Java del cliente. Esta máquina virtual Java es un software que emula un ordenador que tiene una ISA de Java y un conjunto de instrucciones Java. Este software sin embargo, se ejecuta sobre la ISA del cliente y el conjunto de instrucciones del cliente. Una versión de la máquina virtual Java es proporcionada para cada ISA y conjunto de instrucciones diferentes de los clientes. Por ello, no se requiere una multiplicidad de diferentes versiones de cada miniprograma. Cada cliente descarga solo la máquina virtual Java correcta para su ISA y conjunto de instrucciones particulares para ejecutar todos los miniprogramas de Java.

Aunque proporciona una solución al problema de tener que escribir versiones diferentes de una aplicación para cada ISA y conjunto de instrucciones diferentes, el modelo de tratamiento Java requiere una capa adicional de software sobre el ordenador del cliente. Esta capa adicional de software degrada significativamente una velocidad de tratamiento del ordenador. Esta disminución de la velocidad es particularmente significativa para aplicaciones multimedia en tiempo real. Un miniprograma o "applet" de Java descargado también puede contener virus, fallos de tratamiento, etc. Estos virus y fallos pueden corromper una base de datos de un cliente y causar otros daños. Aunque un protocolo de seguridad empleado en el modelo Java intenta resolver este problema implantando un entorno restringido ("sandbox") de software, es decir, un espacio en la memoria del cliente más allá del cual el miniprograma de Java no puede escribir datos, este modelo de seguridad activado mediante software es a menudo inseguro en su implantación y requiere incluso más tratamiento.

Las aplicaciones de red, multimedia, en tiempo real están resultando cada vez más importantes. Estas aplicaciones de red requieren velocidades de tratamiento extremadamente rápidas. Muchos miles de megabits de datos por segundo pueden ser necesarios en el futuro para tales aplicaciones. La arquitectura común de redes, y particularmente la de Internet, y el modelo de programación actualmente puesto en práctica, por ejemplo, en el modelo Java, hace que alcanzar tales velocidades de tratamiento sea extremadamente difícil.

Por ello, se requieren una nueva arquitectura de ordenador, una nueva arquitectura para redes de ordenadores y un nuevo modelo de programación. Esta arquitectura y modelo de programación nuevos deberían resolver los problemas de compartir datos y aplicaciones entre los distintos miembros de una red sin imponer cargas informáticas añadidas. Esta arquitectura de ordenador y modelo de programación nuevos deberían también resolver los problemas de seguridad inherentes al compartir aplicaciones y datos entre los miembros de una red.

El documento US-A-5.978.839 describe un sistema de tratamiento por ordenador en el que, cuando se asigna memoria para una CPU, la información de la CPU (por ejemplo el número de CPU, ID de CPU, y/o el tipo de CPU) deberían ser previamente clarificados o proporcionados al sistema. Si tal información no ha sido proporcionada previamente, el sistema no puede asignar memoria para la CPU ya que el sistema no conoce la información de la CPU.

Descripción del invento

El presente invento está definido en las reivindicaciones. En un aspecto, el presente invento proporciona una nueva arquitectura para ordenadores, dispositivos informáticos y redes de ordenadores. En otro aspecto, el presente invento proporciona un nuevo modelo de programación para estos ordenadores, dispositivos informáticos y redes de ordenadores.

De acuerdo con el presente invento, todos los miembros de una red de ordenadores, es decir, todos los ordenadores y dispositivos informáticos de la red, están construidos a partir de un módulo informático común. Este módulo informático común tiene una estructura consistente y preferiblemente emplea la misma ISA. Los miembros de la red pueden ser, por ejemplo, clientes, servidores, PC, ordenadores móviles, maquinas de juegos, PDA, codificadores, aparatos, televisiones digitales y otros dispositivos que usan procesadores de ordenador. La estructura modular consistente permite un tratamiento de aplicaciones y datos eficiente, de elevada velocidad por los miembros de la red y la rápida transmisión de aplicaciones y datos sobre la red. Esta estructura también simplifica...

 


Reivindicaciones:

1. Un sistema (101) de tratamiento por ordenador, comprendiendo dicho sistema (101) de tratamiento: una primera memoria (225) para almacenar programas y datos asociados con dichos programas; una pluralidad de primeras unidades (402) de tratamiento para tratar dichos programas y dichos datos asociados; un controlador de memoria (205) para controlar los accesos a dicha primera memoria por dichas primeras unidades (402) de tratamiento; una segunda memoria para almacenar una tabla de acceso (2102) y una tabla de claves (1902), comprendiendo dicha tabla de acceso (2102) una pluralidad de entradas de acceso, incluyendo cada una de dichas entradas de acceso una clave de acceso y una identificación de un espacio de memoria dentro de dicha primera memoria asociado con dicha clave de acceso, comprendiendo dicha tabla de claves (1902) una pluralidad de entradas de claves, incluyendo cada una de dichas entradas de claves una identificación de una de dichas primeras unidades (402) de tratamiento y una clave de solicitud asociada con dicha primera unidad (402) de tratamiento; y una segunda unidad (203) de tratamiento para controlar dicho tratamiento de dichos programas y dichos datos asociados por dichas primeras unidades (402) de tratamiento, siendo accionable dicha segunda unidad (203) de tratamiento para construir y mantener dicha tabla de acceso (2102) y dicha tabla de claves (1902), siendo además accionable dicha segunda unidad (203) de tratamiento para dirigir cualquiera de dichas primeras unidades (402) de tratamiento para procesar uno de dichos programas, siendo accionable dicha primera unidad (402) de tratamiento para tratar dicho programa para emitir una solicitud a dicho controlador de memoria (205) para acceder a una posición de almacenamiento dentro de dicha primera memoria (225), siendo accionable dicho controlador de memoria, en respuesta a dicha solicitud, para comparar la clave de solicitud asociada con dicha primera unidad (402) de tratamiento en dicha tabla de claves (1902) con las claves de acceso en dicha tabla de acceso (2102), y si una de dichas claves de acceso corresponde con la clave de solicitud asociada con dicha primera unidad (402) de tratamiento en dicha tabla de claves (1902) y dicha posición de almacenamiento corresponde al espacio de memoria asociado con dicha clave de acceso e identificado en dicha tabla de acceso (2102), ejecutar dicha solicitud.

2. Un sistema de tratamiento por ordenador según la reivindicación 1, que comprende además una pluralidad de memorias locales, estando asociada cada una de dichas memorias locales con una de dichas primeras unidades (402) de tratamiento, y en el que dicha segunda unidad de tratamiento (203) es accionable para dirigir dicha primera unidad (402) de tratamiento para procesar dicho programa dirigiendo dicho controlador de memoria para transferir dicho programa desde dicha primera memoria a la memoria local asociada con dicha primera unidad de tratamiento, tratando después de ello dicha primera unidad (402) de tratamiento dicho programa desde dicha memoria local.

3. Un sistema de tratamiento por ordenador según la reivindicación 1, en el que dicha clave de acceso comprende una primera pluralidad de bits y dicha clave de solicitud asociada con dicha primera unidad (402) de tratamiento comprende una segunda pluralidad de bits, y dicho controlador de memoria es accionable para ejecutar dicha solicitud solo sí la totalidad de dicha primera pluralidad de bits coincide con la totalidad de dicha segunda pluralidad de bits.

4. Un sistemas de tratamiento por ordenador según la reivindicación 1, en el que dicha clave de acceso comprende una primera pluralidad de bits y una máscara de claves y dicha clave de solicitud asociada con dicha primera unidad de tratamiento comprende una segunda pluralidad de bits, y dicho controlador de memoria es accionable para ejecutar dicha solicitud sólo si la totalidad de dicha primera pluralidad de bits coincide con dicha segunda pluralidad de bits o la totalidad de dicha de dicha primera pluralidad de bits que no coincide con dicha segunda pluralidad de bits son enmascarados por dicha máscara de claves.

5. Un sistema de tratamiento por ordenador según la reivindicación 1, en el que dicha clave de acceso comprende una primera pluralidad de bits y dicha clave de solicitud asociada con dicha primera unidad (402) de tratamiento comprende una segunda pluralidad de bits y una máscara de claves, y dicho controlador de memoria es accionable para ejecutar dicha solicitud sólo si la totalidad de dicha segunda pluralidad de bits coincide con dicha primera pluralidad de bits o los bits de dicha segunda pluralidad de bits que no coinciden con dicha primera pluralidad de bits son enmascarados por dicha máscara de claves.

6. Un sistema de tratamiento por ordenador según la reivindicación 1, en el que cada una de dichas entradas de claves incluye además una máscara de claves.

7. Un sistema de tratamiento por ordenador según la reivindicación 1, en el que cada una de dichas entradas de acceso que incluye además una máscara de claves.

8. Un sistema de tratamiento por ordenador según la reivindicación 1, en el que cada una de dichas entradas de claves incluye además una máscara de claves y cada una de dichas entradas de accesos incluye además una máscara de claves.

9. Un sistema de tratamiento por ordenador según la reivindicación 1, en el que cada una de dichas entradas de acceso incluye además una entrada de posición base y una entrada de tamaño, proporcionando dicha entrada de posición base la dirección de comienzo dentro de dicha primera memoria de dicho espacio de memoria asociado con dicha entrada de acceso y proporcionando dicha entrada de tamaño el tamaño dentro de dicha primera memoria de dicho espacio de memoria asociado con dicha entrada de acceso.

10. Un sistema de tratamiento por ordenador según la reivindicación 1, en el que cada una de dichas primeras memoria es una memoria dinámica de acceso aleatorio y es una memoria principal para dicho sistema de tratamiento por ordenador.

11. Un método de tratamiento por ordenador, comprendiendo dicho método: almacenar en una primera memoria (225) programas y datos asociados con dichos programas; tratar con una pluralidad de primeras unidades (402) de tratamiento dichos programas y dichos datos asociados; controlar con un controlador de memoria (205) accesos a dicha primera memoria por dichas primeras unidades (402) de tratamiento; construir con una segunda unidad (203) de tratamiento en una segunda memoria una tabla de acceso (2102) y una tabla de claves (1902), comprendiendo dicha tabla de acceso (2102) una pluralidad de entradas de acceso, incluyendo cada una de dichas entradas de acceso una clave de acceso y una identificación de un espacio de memoria dentro de dicha primera memoria asociado con dicha clave de acceso, comprendiendo dicha tabla de claves (19002) una pluralidad de entradas de claves, incluyendo cada una de dichas entradas de claves una identificación de una de dichas primeras unidades (402) de tratamiento y una clave de solicitud asociada con dicha primera unidad (402) de tratamiento; controlar con dicha segunda unidad (203) de tratamiento dicho tratamiento de dichos programas y dichos datos asociados por dichas primeras unidades (402) de tratamiento; dirigir con dicha segunda unidad (203) de tratamiento de dichas primeras unidades (402) de tratamiento para procesar uno de dichos programas; emitir desde dicha primera unidad (402) de tratamiento, al tratar dicho programa, una solicitud a dicho controlador de memoria (205) para acceder a una posición de almacenamiento dentro de dicha primera memoria; comparar, en respuesta a dicha solicitud, la clave de solicitud asociada con dicha primera unidad (402) de tratamiento en dicha tabla de claves (1902) con las claves de accesos en dicha tabla de accesos (2102); si una de dichas claves de acceso corresponde con la clave de solicitud asociada con dicha primera unidad (402) de tratamiento en dicha tabla de claves (1902) y dicha posición de almacenamiento corresponde al espacio de memoria asociado con dicha clave de accesos identificada en dicha tabla de acceso (2102), ejecutar dicha solicitud.

12. Un método de tratamiento por ordenador según la reivindicación 11, que comprende además dirigir con dicha segunda unidad (203) de tratamiento dicha primera unidad (402) de tratamiento para tratar dicho programa emitiendo desde dicha segunda unidad (203) de tratamiento una orden a dicho controlador de memoria para transferir dicho programa desde dicha primera memoria a una memoria local asociada con dicha primera unidad (402) de tratamiento, y después de ello tratar con dicha primera unidad (402) de tratamiento dicho programa desde dicha memoria local.

13. Un método de tratamiento por ordenador según la reivindicación 11, en el que dicha clave de acceso comprende una primera pluralidad de bits y dicha clave de solicitud asociada con dicha primera unidad (402) de tratamiento comprende una segunda pluralidad de bits, y comprendiendo además ejecutar con dicho controlador de memoria dicha solicitud sólo si la totalidad de dicha primera pluralidad de bits coincide con la totalidad de dicha segunda pluralidad de bits.

14. Un método de tratamiento por ordenador según la reivindicación 11, en el que dicha clave de acceso comprende una primera pluralidad de bits y una máscara de claves y dicha clave de solicitud asociada con dicha primera unidad (402) de tratamiento comprende una segunda pluralidad de bits, y comprendiendo además ejecutar con dicho controlador de memoria dicha solicitud sólo si la totalidad de dicha primera pluralidad de bits coincide con dicha segunda pluralidad de bits o si todos los bits de dicha primera pluralidad de bits que no coinciden con dicha segunda pluralidad de bits son enmascarados por dicha máscara de claves.

15. Un método de tratamiento por ordenador según la reivindicación 11, en el que dicha clave de acceso comprende una primera pluralidad de bits y dicha clave de solicitud asociada con dicha primera unidad (402) de tratamiento comprende una segunda pluralidad de bits y una máscara de claves, y comprendiendo además ejecutar con dicho controlador de memoria dicha solicitud sólo si la totalidad de dicha segunda pluralidad de bits coincide con dicha primera pluralidad de bits o todos los bits de dicha segunda pluralidad de bits que no coinciden con dicha primera pluralidad de bits son enmascarados con dicha máscara de claves.

16. Un método de tratamiento por ordenador según la reivindicación 11, en el que cada una de dichas entradas de claves incluye además una máscara de claves.

17. Un método de tratamiento por ordenador según la reivindicación 11, en el que cada una de dichas entradas de acceso incluye además una máscara de claves.

18. Un método de tratamiento por ordenador según la reivindicación 10, en el que cada una de dichas entradas de claves que incluye además una máscara de claves y cada una de dichas entradas de acceso incluye además una máscara de claves.

19. Un método de tratamiento por ordenador según la reivindicación 11, en el que cada una de dichas entradas de acceso incluye además una entrada de posición base y una entrada de tamaño, proporcionando dicha entrada de posición base la dirección de comienzo dentro de dicha primera memoria de dicho espacio de memoria asociado con dicha entrada de acceso y proporcionando dicha entrada de tamaño el tamaño dentro de dicha primera memoria de dicho espacio de memoria asociado con dicha entrada de acceso.

20. Un método de tratamiento por ordenador según la reivindicación 11, en el que dicha primera memoria es una memoria dinámica de acceso aleatorio y es una memoria principal para dicho sistema (101) de tratamiento por ordenador.

21. Un sistema (101) de tratamiento por ordenador, comprendiendo dicho sistema (101) de tratamiento: una primera memoria (225) para almacenar programas y datos asociados con dichos programas, comprendiendo dicha primera memoria (225) una pluralidad de posiciones de almacenamiento accesibles, comprendiendo cada una de dichas posiciones de almacenamiento accesibles un segmento (2010) de memoria adicional asociado con dicha posición de almacenamiento accesible y conteniendo una clave de acceso (2012) para dicha posición de almacenamiento accesible; una pluralidad de primeras unidades (402) de tratamiento para tratar dichos programas y dichos datos asociados; un controlador de memoria (205) para controlar los accesos a dicha primera memoria por dichas primeras unidades (402) de tratamiento; una segunda memoria para almacenar una tabla de claves (1902) que comprende una pluralidad de entradas de claves, incluyendo cada una de dichas entradas de claves una identificación (1904) de una de dichas primeras unidades (402) de tratamiento y una clave de solicitud (1906) asociada con dicha primera unidad (402) de tratamiento; una segunda unidad (203) de tratamiento para controlar dicho tratamiento de dichos programas y dichos datos asociados por dichas primeras unidades (402) de tratamiento, siendo accionable dicha segunda unidad (203) de tratamiento para asignar y mantener dichas claves de acceso (2012) y construir y mantener dicha tabla de claves (1902), siendo además accionable dicha segunda unidad (203) de tratamiento para dirigir cualquiera de dichas primeras unidades (402) de tratamiento para tratar uno de dichos programas, siendo accionable dicha primera unidad (402) de tratamiento en el tratamiento de dicho programa para emitir una solicitud a dicho controlador de memoria (205) para acceder a una de dichas posiciones de almacenamiento accesibles, siendo accionable dicho controlador de memoria, en respuesta a dicha solicitud, para comparar la clave de solicitud (1906) asociada con dicha primera unidad (402) de tratamiento en dicha tabla de claves (1902) con la clave de acceso (2012) contenida en el segmento de memoria adicional asociado con dicha posición de almacenamiento accesible, y si la clave de solicitud (1906) asociada con dicha primera unidad (402) de tratamiento en dicha tabla de claves (1902) corresponde con dicha clave de acceso (2012) contenida en dicho segmento de memoria adicional asociado con dicha posición de almacenamiento accesible, ejecutar dicha solicitud.

22. Un sistema de tratamiento por ordenador según la reivindicación 21, que comprende además una pluralidad de memorias locales, estando asociada cada una de dichas memorias locales con una de dichas primeras unidades (402) de tratamiento, y en el que dicha segunda unidad (203) de tratamiento es accionable para dirigir dicha primera unidad (402) de tratamiento para tratar dicho programa dirigiendo dicho controlador de memorias para transferir dicho programa desde dicha primera memoria a la memoria local asociada con dicha primera unidad (402) de tratamiento, procesando después de ello dicha primera unidad (402) de tratamiento dicho programa desde dicha memoria local.

23. Un sistema de tratamiento por ordenador según la reivindicación 21, en el que dicha clave de acceso contenida en dicho segmento de memoria asociado con dicha posición de almacenamiento accesible comprende una primera pluralidad de bits, y dicha clave de solicitud asociada con dicha primera unidad (402) de tratamiento comprende una segunda pluralidad de bits, y dicho controlador de memoria es accionable para ejecutar dicha solicitud sólo si la totalidad de dicha primera pluralidad de bits coincide con la totalidad de dicha segunda pluralidad bits.

24. Un sistema de tratamiento por ordenador según la reivindicación 21, en el que dicha clave de acceso contenida en dicho segmento de memoria asociado con dicha posición de almacenamiento accesible comprende una primera pluralidad de bits y una máscara de claves y dicha clave de solicitud asociada con dicha primera unidad (402) de tratamiento comprende una segunda pluralidad de bits, y dicho controlador de memoria es accionable para ejecutar dicha solicitud sólo si la totalidad de dicha primera pluralidad de bits coincide con dicha segunda pluralidad de bits o los bits de dicha primera pluralidad de bits que no coinciden con dicha segunda pluralidad de bits son enmascarados por dicha máscara de claves.

25. Un sistema de tratamiento por ordenador según la reivindicación 21, en el que dicha clave de acceso contenida en dicho segmento de memoria asociado con dicha posición de almacenamiento accesible comprende una primera pluralidad de bits y dicha clave de solicitud asociada con dicha primera unidad (402) de tratamiento comprende una segunda pluralidad de bits y una máscara de claves, y dicho controlador de memoria es accionable para ejecutar dicha solicitud sólo si la totalidad de dicha segunda pluralidad de bits coincide con dicha primera pluralidad de bits o todos los bits de dicha segunda pluralidad de bits que no coinciden con dicha primera pluralidad de bits son enmascarados por dicha máscara de claves.

26. Un sistema de tratamiento por ordenador según la reivindicación 21, en el que cada una de dichas entradas de claves incluye además una máscara de claves.

27. Un sistema de tratamiento por ordenador según la reivindicación 21, en el que cada uno de dichos segmentos de memoria adicional contiene también una máscara de claves.

28. Un sistema de tratamiento por ordenador según la reivindicación 21, en el que cada una de dichas entradas de claves incluye además una máscara de claves y cada uno de dichos segmentos de memoria adicional contiene también una máscara de claves.

29. Un sistema de tratamiento por ordenador según la reivindicación 21, en el que cada uno de dichos segmentos de memoria adicionales contiene también información del estado relativo al estado de los datos almacenados en la posición de almacenamiento accesible asociada con dicho segmento de memoria adicional.

30. Un sistema de tratamiento por ordenador según la reivindicación 21, en el que dicha primera memoria es una memoria dinámica de acceso aleatorio y es una memoria principal para dicho sistema (101) de tratamiento por ordenador.

31. Un método de tratamiento por ordenador, comprendiendo dicho método: almacenar en una primera memoria (225) programas y datos asociados con dichos programas, comprendiendo dicha primera memoria una pluralidad de posiciones de almacenamiento accesibles, incluyendo cada una de dichas posiciones de almacenamiento accesibles un segmento (2040) de la memoria adicional asociado con dicha posición de almacenamiento accesible; almacenar en dicho segmento de memoria adicional para cada posición de almacenamiento accesible una clave de acceso (2012) para dicha posición de almacenamiento accesible; tratar con una pluralidad de primeras unidades (402) de tratamiento dichos programas y dichos datos asociados; controlar con un controlador de memoria (205) accesos a dicha primera memoria por dichas primeras unidades (402) de tratamiento; almacenar en una segunda memoria una tabla de claves (1902) que comprende una pluralidad de entradas de claves, incluyendo cada una de dichas entradas de claves una identificación (1904) de una de dichas primeras unidades (402) de tratamiento y una clave de solicitud (1906) asociada con dicha primera unidad (402) de tratamiento; controlar con una segunda unidad (203) de tratamiento dicho tratamiento de dichos programas y dichos datos asociados por dichas primeras unidades (402) de tratamiento; construir con dicha segunda unidad (203) de tratamiento dicha tabla de claves (1902); dirigir con dicha segunda unidad (203) de tratamiento cualquiera de dichas primeras unidades (402) de tratamiento para tratar uno de dichos programas; emitir desde dicha primera unidad (402) de tratamiento, en el tratamiento de dicho programa, una solicitud a dicho controlador de memoria para acceder a una de dichas posiciones de almacenamiento accesibles; comparar, en respuesta a dicha solicitud, la clave de solicitud (1906) asociada con dicha primera unidad (402) de tratamiento en dicha tabla de claves (1902) con la clave de accesos (2012) contenida en el segmento de memoria adicional asociado con dicha posición de almacenamiento accesible; si la clave de solicitud (1906) asociada con dicha primera unidad (402) de tratamiento en dicha tabla de claves (1902) corresponde con dicha clave de accesos (2012) contenida en dicho segmento de memoria adicional asociado con dicha posición de almacenamiento accesible, ejecutar dicha solicitud.

32. Un método de tratamiento por ordenador según la reivindicación 31, que comprende además dirigir con dicha segunda unidad (203) de tratamiento dicha primera unidad (402) de tratamiento para tratar dicho programa dirigiendo dicho controlador de memoria para transferir dicho programa desde dicha primera memoria a la memoria local asociada con dicha primera unidad (402) de tratamiento, y después de ello tratar con dicha primera unidad (402) de tratamiento dicho programa desde dicha memoria local.

33. Un método de tratamiento por ordenador según la reivindicación 31, en el que dicha clave de acceso contenida en dicho segmento de memoria adicional asociado con dicha posición de almacenamiento accesible comprende una primera pluralidad de bits y dicha clave de solicitud asociada con dicha primera unidad (402) de tratamiento comprende una segunda pluralidad de bits, y comprendiendo además ejecutar con dicho controlador de memoria dicha solicitud sólo si la totalidad de dicha primera pluralidad de bits coincide con la totalidad de dicha segunda pluralidad de bits.

34. Un método de tratamiento por ordenador según la reivindicación 31, en el que dicha clave de acceso contenida en dicho segmento de memoria asociado con dicha posición de almacenamiento accesible comprende una primera pluralidad de bits y una máscara de claves y dicha clave de solicitud asociada con dicha primera unidad (402) de tratamiento comprende una segunda pluralidad de bits, y comprendiendo además ejecutar con dicho controlador de memoria dicha solicitud sólo si la totalidad de dicha primera pluralidad de bits coincide con dicha segunda pluralidad de bits o si todos los bits de dicha primera pluralidad de bits que no coinciden con dicha segunda pluralidad de bits son enmascarados por dicha máscara de claves.

35. Un método de tratamiento por ordenador según la reivindicación 31, en el que dicha clave de acceso contenida en dicho segmento de memoria adicional asociado con dicha posición de almacenamiento accesible comprende una primera pluralidad de bits y dicha clave de solicitud asociada con dicha primera unidad (402) de tratamiento comprende una segunda pluralidad de bits y una máscara de claves, y comprendiendo además ejecutar con dicho controlador de memoria dicha solicitud sólo si la totalidad de dicha segunda pluralidad de bits coincide con dicha primera pluralidad de bits o todos los bits de dicha segunda pluralidad de bits que no coinciden con dicha primera pluralidad de bits son enmascarados con dicha máscara de claves.

36. Un método de tratamiento por ordenador según la reivindicación 31, en el que cada una de dichas entradas de claves incluye además una máscara de claves.

37. Un método de tratamiento por ordenador según la reivindicación 31, en el que cada uno de dichos elementos de memoria adicional contiene también una máscara de claves.

38. Un método de tratamiento por ordenador según la reivindicación 31, en el que cada una de dichas entradas de claves incluye además una máscara de claves y cada uno de dichos segmentos de memoria adicional contiene también una máscara de claves.

39. Un método de tratamiento por ordenador según la reivindicación 31, en el que cada uno de dichos segmentos de memoria adicional contiene también información de estado relativa al estado de datos almacenados en la posición de memoria accesible asociada con dicho segmento de memoria adicional.

40. Un método de tratamiento ordenador según la reivindicación 31, en el que dicha primera memoria es una memoria dinámica de acceso aleatorio y es una memoria principal para dicho sistema (101) de tratamiento por ordenador.


 

Patentes similares o relacionadas:

Arquitectura e instrucciones flexibles para el estándar de cifrado avanzado (AES), del 27 de Mayo de 2020, de INTEL CORPORATION: Un procesador que comprende: una pluralidad de núcleos; una caché de instrucciones de nivel 1, L1, para almacenar una pluralidad de instrucciones […]

Procedimiento de control sistemático de direcciones de zonas de memoria en el marco de una transferencia por acceso directo, del 1 de Abril de 2020, de THALES: Procedimiento de control sistemático por un dispositivo de control de al menos un mensaje de configuración de transferencia, siendo el mensaje de configuración […]

Servidor de seguridad de soporte lógico, del 19 de Febrero de 2020, de Idemia Identity & Security France: Procedimiento de verificación de ejecución de applets (AA1, AB1) desarrolladas en un lenguaje orientado objeto y compiladas en código intermedio, siendo el procedimiento […]

Múltiples conjuntos de campos de atributos dentro de una única entrada de tabla de páginas, del 25 de Septiembre de 2019, de QUALCOMM INCORPORATED: Un procedimiento que comprende: traducir , por una primera unidad de procesamiento , una dirección de memoria virtual a una […]

Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, del 14 de Agosto de 2019, de SIEMENS AKTIENGESELLSCHAFT: Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, archivándose una copia de los datos relevantes para la seguridad […]

Archivo seguro, del 7 de Agosto de 2019, de Waterfall Security Solutions Ltd: Aparato de almacenamiento, que comprende: una memoria ; un procesador de encriptado , que está configurado para recibir y encriptar datos transmitidos desde uno […]

Sistemas y métodos para proporcionar como salida un resultado de una instrucción de procesador vigente tras su salida de una máquina virtual, del 3 de Abril de 2019, de Bitdefender IPR Management Ltd: Un sistema anfitrión que comprende al menos un procesador hardware configurado para ejecutar una máquina virtual y un programa de seguridad informática, en donde el al menos […]

Sistema y método para la gestión distribuida de ordenadores compartidos, del 20 de Febrero de 2019, de Zhigu Holdings Limited: Método para operar una arquitectura de gestión informática de múltiples niveles, teniendo dicho método los siguientes pasos: operar un ordenador […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .