DISPOSICION DEL BUS DE ACCESO A LA MEMORIA.
SE DESCRIBEN DISPOSICIONES DE BUS PARA PROCESADORES DE INTERCONEXION (P1 -P8) Y MODULOS DE MEMORIA PRINCIPAL (M1-M9) DE UN SISTEMA MULTIPROCESADOR DE MEMORIA COMPARTIDA.
UN BUS DE DIRECCION UNICA (120) INTERCONECTA TODOS LOS PROCESADORES Y MODULOS DE MEMORIA, PERO LOS MODULOS DE MEMORIA PAR E IMPAR COMUNICAN DATOS DESDE Y HACIA LOS PROCESADORES A TRAVES DE UN BUS DE DATOS IMPAR (131) Y UNO PAR (133). CADA LECTURA DE MEMORIA OCUPA CUATRO CICLOS DE BUS Y UNO DE LOS BUSES DE DATOS. EN EL BUS DE DIRECCION, DOS DE CADA CUATRO CICLOS ESTAN DISPONIBLES PARA DIRIGIR LOS MODULOS DE MEMORIA PAR E IMPAR Y LOS OTROS DOS ESTAN DISPONIBLES PARA ENVIAR DIRECCIONES DE INVALIDACION ENTRE LAS MEMORIAS CACHES (147) DE LOS PROCESADORES. EL BUS DE DIRECCION UNICA SE UTILIZA PARA TRANSMITIR UNA PALABRA DE DIRECCION RELATIVAMENTE ESTRECHA (32-BIT) A TRAVES DEL SISTEMA, UNA DIRECCION EN CADA CICLO DE BUS, MIENTRAS LOS BUSES DE DATOS SON DE DISTRIBUCION DE TIEMPO PARA TRANSMITIR UNA PALABRA DE DATOS AMPLIOS (256-BIT) EN CUATRO CICLOS DE BUS, Y CADA BUS DE DATOS ESTA CONECTADO UNICAMENTE A LA MITAD DE LOS MODULOS DE LA MEMORIA PRINCIPAL. ESTA DISPOSICION HACE UN USO EXCELENTE DE LAS FUENTES DE BUS LIMITADAS PARA TRANSMITIR INFORMACION DONDE SE NECESITE Y CUANDO SE NECESITE.
Tipo: Resumen de patente/invención.
Solicitante: AT&T CORP..
Nacionalidad solicitante: Estados Unidos de América.
Dirección: 32 AVENUE OF THE AMERICAS,NEW YORK, NY 10013-2412.
Inventor/es: LAHA, SUBHASIS, THOMPSON, DENNIS JOSEPH.
Fecha de Publicación: .
Fecha Concesión Europea: 5 de Noviembre de 1997.
Clasificación Internacional de Patentes:
- G06F13/16 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de procesamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16). › para el acceso al bus de memoria (G06F 13/28 tiene prioridad).
Patentes similares o relacionadas:
Circuito integrado foto-repetido con compensación de retardos de propagación de señal, especialmente de señales de reloj, del 22 de Julio de 2020, de Pyxalis: Circuito integrado que comprende N patrones adyacentes, todos idénticos, que corresponden a N circuitos parciales adyacentes idénticos (C1, C2, C3) de rango i = 1 a […]
Técnicas de ahorro de energía para sistemas de memoria, del 22 de Abril de 2020, de QUALCOMM INCORPORATED: Un procesador central , que comprende: una interfaz de capa física, PHY, configurada para acoplarse a una pluralidad de carriles de datos de un […]
Método y dispositivo para procesar datos, del 12 de Junio de 2019, de ZTE CORPORATION: Un método para procesar datos, que comprende: después de recibir datos introducidos por un bus de datos, de acuerdo con una indicación de destino de los datos y una indicación […]
Sincronización de actualización automática dirigida, del 5 de Junio de 2019, de QUALCOMM INCORPORATED: Un procedimiento, mediante un módulo de memoria y un controlador , de actualización de una pluralidad de bancos de memoria , que comprende: aceptar […]
Memoria configurada para proporcionar acceso simultáneo de lectura/escritura a múltiples bancos, del 19 de Febrero de 2019, de QUALCOMM INCORPORATED: Un dispositivo, que comprende: una memoria de múltiples bancos con al menos bancos de memoria primero y segundo ; al menos controladores […]
Controlador de acceso a memoria, sistemas y procedimientos para optimizar los tiempos de acceso a memoria, del 9 de Enero de 2019, de QUALCOMM INCORPORATED: Un controlador de memoria , que comprende: un controlador configurado para acceder al menos a una ubicación de memoria correspondiente […]
Esquema de interfaz de DDR de un único canal y de doble canal híbrida mediante intercalado de las señales de dirección/control durante el funcionamiento de doble canal, del 21 de Septiembre de 2018, de QUALCOMM INCORPORATED: Una estructura de memoria, que comprende: un controlador de memoria configurado para recibir una señal de reloj y para ser […]
Un circuito para compartir memoria, del 3 de Enero de 2018, de LSIS Co., Ltd: Un circuito para compartir memoria para compartir una memoria de un controlador para un sistema de energía eléctrica, el circuito para compartir […]