PRIVILEGIO DE IMPLEMENTACION EN SISTEMAS MICROPROCESADORES PARA USO EN LA PROTECCION DE LA POSICION DEL SOFTWARE.
UN COPROCESADOR (20) DE NIVEL DE DOBLE PRIVILEGIO ESPECIALMENTE ADECUADO PARA SU USO EN SISTEMAS DE PROTECCION DE LA POSESION DEL SOFTWARE COMPRENDE UN ELEMENTO DE PROCESAMIENTO SUPERVISOR (201) Y UN ELEMENTO DE PROCESAMIENTO DE APLICACION (240) ACOPLADOS MEDIANTE UN BUS (250).
UNA MEMORIA DE SOLO LECTURA DE ALTO PRIVILEGIO (241) Y UNA MEMORIA DE ACCESO AL AZAR SEGURA (240) SON DISPONIBLES SOLO EN RESPUESTA A UNAS SEÑALES DE CONTROL DEL PROCESADOR SUPERVISOR (210) MIENTRAS UN PROCESADOR DE APLICACION (247) TIENE UN PROPOSITO GENERAL DE COMPUTACION DE CAPACIDADES, ES INCAPAZ DE EJECUTAR OPERACIONES DE ENTRADA O SALIDA. UN DISPOSITIVO DE ENTRADA / SALIDA (247) SE ACOPLA TAMBIEN AL BUS Y SE CONTROLA POR EL PROCESADOR SUPERVISOR. UNA MEMORIA DE ACCESO ALEATORIO (246) SE SUMINISTRA PARA EL ALMACENAMIENTO DE INFORMACION SENSIBLE TAL COMO CLAVES DE DESCRIPCION. EL COPROCESADOR IMPLEMENTA UN NIVEL DE PRIVILEGIO BAJO DE OPERACIONES PARA EL PROPOSITO DE EJECUTAR SOFTWARE PROTEGIDO QUE ES PRIMERO DECODIFICADO BAJO EL CONTROL DEL PROCESADOR SUPERVISOR Y LUEGO ALMACENADO EN LA MEMORIA DE ACCESO ALEATORIO DEL PROCESADOR DE LA APLICACION (243). EL COPROCESADOR ES TAMBIEN CAPAZ DE OPERACIONES DE ALTO PRIVILEGIO TANTO MEDIANTE EL PROCESADOR SUPERVISOR SOLO COMO CON EL PROCESADOR SUPERVISOR CONTROLANDO EL PROCESADOR DE APLICACION Y SU MEMORIA DE SOLO LECTURA ASOCIADA (241).
Tipo: Resumen de patente/invención.
Solicitante: INTERNATIONAL BUSINESS MACHINES CORPORATION.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: OLD ORCHARD ROAD, ARMONK, N.Y. 10504.
Inventor/es: NOLAN, THOMAS JOSEPH, JR.
Fecha de Publicación: .
Fecha Concesión Europea: 20 de Julio de 1994.
Clasificación Internacional de Patentes:
- G06F12/14 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (entrada digital a partir de, o salida digital hacia soportes de registro, p. ej. hacia unidades de almacenamiento de disco G06F 3/06). › Protección contra la utilización no autorizada de la memoria.
Patentes similares o relacionadas:
Arquitectura e instrucciones flexibles para el estándar de cifrado avanzado (AES), del 27 de Mayo de 2020, de INTEL CORPORATION: Un procesador que comprende: una pluralidad de núcleos; una caché de instrucciones de nivel 1, L1, para almacenar una pluralidad de instrucciones […]
Procedimiento de control sistemático de direcciones de zonas de memoria en el marco de una transferencia por acceso directo, del 1 de Abril de 2020, de THALES: Procedimiento de control sistemático por un dispositivo de control de al menos un mensaje de configuración de transferencia, siendo el mensaje de configuración […]
Servidor de seguridad de soporte lógico, del 19 de Febrero de 2020, de Idemia Identity & Security France: Procedimiento de verificación de ejecución de applets (AA1, AB1) desarrolladas en un lenguaje orientado objeto y compiladas en código intermedio, siendo el procedimiento […]
Múltiples conjuntos de campos de atributos dentro de una única entrada de tabla de páginas, del 25 de Septiembre de 2019, de QUALCOMM INCORPORATED: Un procedimiento que comprende: traducir , por una primera unidad de procesamiento , una dirección de memoria virtual a una […]
Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, del 14 de Agosto de 2019, de SIEMENS AKTIENGESELLSCHAFT: Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, archivándose una copia de los datos relevantes para la seguridad […]
Archivo seguro, del 7 de Agosto de 2019, de Waterfall Security Solutions Ltd: Aparato de almacenamiento, que comprende: una memoria ; un procesador de encriptado , que está configurado para recibir y encriptar datos transmitidos desde uno […]
Sistemas y métodos para proporcionar como salida un resultado de una instrucción de procesador vigente tras su salida de una máquina virtual, del 3 de Abril de 2019, de Bitdefender IPR Management Ltd: Un sistema anfitrión que comprende al menos un procesador hardware configurado para ejecutar una máquina virtual y un programa de seguridad informática, en donde el al menos […]
Sistema y método para la gestión distribuida de ordenadores compartidos, del 20 de Febrero de 2019, de Zhigu Holdings Limited: Método para operar una arquitectura de gestión informática de múltiples niveles, teniendo dicho método los siguientes pasos: operar un ordenador […]