59 patentes, modelos y diseños de INFINEON TECHNOLOGIES AG (pag. 2)

Sección de la CIP Física

(01/09/2004). Inventor/es: MAY, CHRISTIAN, FREIWALD, JURGEN, BRIXEL, OLAF. Clasificación: G06F9/00.

Procedimiento para la protección de direcciones de entrada para funciones en programas informáticos, en el que se puede reconocer una dirección de entrada admisible a través de una correlación de datos, que no están dentro de la misma instrucción individual, y se deposita en una célula de la memoria inmediatamente delante o detrás de la dirección de entrada una dirección de un dato correlacionado.

Sección de la CIP Física

(01/07/2004). Ver ilustración. Inventor/es: WEDEL, ARMIN. Clasificación: G06K19/073.

Disposición de circuito para la alimentación de corriente de partes relevantes para la seguridad de un circuito integrado, que están protegidas por medio de circuitos de control de acceso correspondientes, caracterizada porque la alimentación de corriente (VD, VSS) de las partes relevantes para la seguridad es conducida de tal forma que se interrumpe esta alimentación de corriente (VD, VSS), cuando es perturbada la alimentación de corriente de los circuitos de control de acceso.

Sección de la CIP Física

(16/06/2004). Inventor/es: REINER, ROBERT. Clasificación: G06K19/07.

La invención se refiere a un circuito para la recepción de una señal modulada OOK, en particular, para el uso en una portadora de datos de un sistema de identificación. El circuito inventado tiene un circuito demodulador (demod), un circuito de decodificación descendente (decod), y un control de secuencia (SM) para el control en particular de la recepción, demodulación y procesado de los datos recibidos. Entre el circuito demodulador (demod), y el circuito decodificador (decod), se dispone un elemento conmutador que se puede controlar desde el control secuencial (SM). La entrada del elemento de conmutación se conecta al circuito demodulador (demod); la primera salida del elemento conmutador se conecta a la entrada del circuito decodificador (decod); El elemento de conmutación (S) tiene una segunda salida que se conecta a la entrada de reset del circuito.

Secciones de la CIP Electricidad Física

(16/05/2004). Ver ilustración. Inventor/es: POCKRANDT, WOLFGANG. Clasificación: H04L9/32, G07F7/10.

Procedimiento para la autentificación de al menos un abonado a través de otra parte del sistema en un sistema de transmisión de información formado por una tarjeta de chip y por un terminar de escritura / lectura, en el que se transmite una pregunta desde una de las partes del sistema a la otra parte del sistema , la otra parte del sistema procesa esta pregunta por medio de un primer algoritmo para formar una respuesta y la transmite a la primera parte del sistema y ésta verifica el resultado de la respuesta, caracterizado porque durante el cálculo de la respuesta por medio del primer algoritmo a través del procesamiento de la pregunta tiene lugar al menos otro procesamiento de la pregunta.

Sección de la CIP Electricidad

(01/05/2004). Inventor/es: SCHNEIDER, OTTO, UFFMANN, DIRK. Clasificación: H03K5/12.

Disposición de circuito para la generación de impulsos de corriente en la corriente de alimentación de circuitos integrados con al menos una unidad de conmutación (SH; VS, ES) formada con dos elementos de conmutación (SE1, SE2; SE3, SE4) complementarios controlables, conectados en serie entre las tensiones de alimentación (VDD, masa) del circuito integrado, cuya conexión de entrada, que puede ser activada a través de una primera señal de control (T1), está conectada con las conexiones de control de los elementos de conmutación (SE1, SE2; SE3; SE4), estando dispuesto un miembro de retardo (VG) entre la conexión de entrada y o bien la conexión de control del elemento de conmutación de desplazamiento hacia arriba (Pull-Up) (SE1, SE3) o la conexión de control del elemento de conmutación de desplazamiento hacia abajo (Pull-Down) (SE2, SE4), de manera que se genera un impulso de corriente o bien durante un flanco ascendente o durante un flanco descendente de la primera señal de control (T1).

Sección de la CIP Electricidad

(16/04/2004). Inventor/es: HESS, ERWIN, GEORGIADES, JEAN. Clasificación: H04L9/30.

Procedimiento para el procesamiento criptográfico con la ayuda de una curva elíptica en un ordenador, a) en el que la curva elíptica es predeterminada en una primera forma, donde varios primeros parámetros determinan la curva elíptica; b) en el que la curva elíptica es transformada en una segunda forma y2 = x3 + c4ax + c6b siendo determinados varios segundos parámetros, donde al menos uno de los segundos parámetros es acortado en su longitud con respecto al primer parámetro correspondiente, donde x, y designan variables, a, b designan los primeros parámetros y c designa una constante; c) donde al menos se acorta el parámetro a, siendo seleccionada la constante c de tal forma que c4a mod p se determina claramente más corto que la longitud del parámetro b y la longitud de la variable p predeterminada; d) en el que la curva elíptica se determina en la segunda forma para el procesamiento criptográfico.

Sección de la CIP Física

(01/04/2004). Ver ilustración. Inventor/es: REINER, ROBERT. Clasificación: G06K19/077.

Soporte compuesto para chip con un material de soporte fino con una escotadura , que se extiende sobre todo el espesor del material de soporte, con un chip de semiconductores , que está dispuesto en la escotadura, con al menos una almohadilla de cubierta , que cubre sobre un lado del material de soporte el chip de semiconductores y una parte del material de soporte y que está fijada con bordes marginales de una superficie dirigida hacia el chip de semiconductores sobre esta parte del material de soporte , estando fijado el chip de semiconductores sobre la almohadilla de cubierta , caracterizado porque el material de soporte es papel o lámina de plástico.

Sección de la CIP Física

(01/04/2004). Ver ilustración. Inventor/es: REINER, ROBERT. Clasificación: G07D7/00, G07D7/02.

Soporte plano con al menos un chip de semiconductores , que está conectado con una antena (5a, 5b) para el intercambio de datos y de energía con un aparato electrónico , donde la antena está constituida por dos conductores eléctricos (5a, 5b), caracterizado porque está prevista una capa conductora (6a, 6b) sobre el soporte , que se solapa con los conductores eléctricos (5a, 5b) de la antena.

Sección de la CIP Física

(01/04/2004). Ver ilustración. Inventor/es: BORN, CHRISTINE. Clasificación: G07F19/00, G07F17/16, G07F7/08.

Procedimiento para la adquisición de datos electrónicos (D2) utilizando un soporte de datos , que presenta una unidad de procesamiento y una memoria de datos (M2), con las siguientes etapas: - se conecta el soporte de datos con una instalación de liquidación , - entre el aparato de procesamiento del soporte de datos y la instalación de liquidación se transmiten informaciones (D1) relacionadas con un proceso de pago a desarrollar con relación a la adquisición de los datos (D2), con lo que se liquida un precio de compra para los datos a adquirir, - se conecta el soporte de datos con una memoria de datos externa (M3), en la que están memorizados los datos (D2) a adquirir, - y los datos (D2) son transmitidos desde la memoria de datos externa (M3) hacia el soporte de datos y se memorizan en su memoria de datos (M2).

Sección de la CIP Física

(16/03/2004). Ver ilustración. Inventor/es: FRANK, MANFRED, KRININGER, WERNER, KIPNICK, RENATE, HUMMEL, RICHARD, FISCHBACH, REINHARD, OPOLKA, HEINZ. Clasificación: G06K9/00.

Componente de semiconductores con un recubrimiento superficial, que se forma como capa de deslizamiento a partir de una combinación de materiales del grupo de ceras, aceites, agentes tensioactivos y ceras y protege contra arañazos y fricción mecánica, donde un lado superior de la capa de deslizamiento forma una superficie de apoyo de un sensor de huellas dactilares que está prevista para la yema de un dedo.

Sección de la CIP Física

(16/12/2003). Inventor/es: FRIES, MANFRED, FISCHER, JURGEN, HOUDEAU, DETLEF. Clasificación: G06K9/00, G06K19/077, G07C9/00.

Módulo de tarjeta de chip para sensores biométricos para el montaje en tarjetas de chip, con al menos un chip sensor como sensor, un soporte en forma de placa o de lámina, en el que está fijado el chip sensor y que presenta regiones conductoras de electricidad, que están conectadas, por una parte, con el chip sensor y, por otra parte, con conexiones eléctricas de la tarjeta de chip , donde el soporte presenta en la región del chip sensor al menos una ventana continua 5y el chip sensor está fijado en el soporte ) de tal forma que la superficie activa del chip sensor está dirigida hacia el soporte y se encuentra en la región de la ventana , de tal manera que es accesible a través de la ventana del soporte.

Sección de la CIP Física

(01/11/2003). Inventor/es: PISCHNER, FRANK, FISCHER, JURGEN, HEINEMANN, ERIK. Clasificación: G06K19/077.

La invención se refiere a un procedimiento de producción de un módulo de chip, según el cual, después des estampado de un porta-chip , la distancia (a) que separa la sección de fijación del porte-chip y las secciones de contacto del porta-chip se reduce, mediante un aplastamiento efectuado al menos en la zona cercana a unas ranuras, a una dimensión que impide el paso de la masa de sellado.

Sección de la CIP Física

(01/10/2003). Inventor/es: MUNCH, THOMAS, FISCHBACH, REINHARD, FRIES, MANFRED. Clasificación: G06K9/00.

Sensor biométrico con un chip sensor y una carcasa , en la que está montado el chip sensor , caracterizado por las siguientes características: - el chip sensor presenta contactos de conexión en forma de resaltos conductores de electricidad, - sobre la superficie del chip sensor se encuentra una cubierta de protección contra arañazos, - los resaltos contactan con líneas de conexión de la carcasa del chip, que están previstas en o en la proximidad de la carcasa del chip, - entre la cubierta de protección contra arañazos y la carcasa del chip se encuentra al menos alrededor del campo del sensor una capa adhesiva , cuyo espesor está adaptado a la altura de los resaltos , de tal forma que se crea una conexión hermética entre el chip sensor y la carcasa del chip.

Sección de la CIP Electricidad

(16/01/2003). Inventor/es: SMOLA, MICHAEL, REINER, ROBERT, PALM, HERBERT. Clasificación: H02M3/07.

Dispositivo de alimentación de energía con un acumulador intermedio de energía (CZ; LZ), con un acumulador principal de energía (C) y con un dispositivo de conmutación (S), donde el dispositivo de conmutación (S) presenta al menos dos estados de conmutación, donde en un primer estado de conmutación, el acumulador intermedio de energía está conectado en (CZ; L) a una entrada de alimentación de energía (E) y, en un segundo estado de conmutación, está conectado con el acumulador principal de energía (C), que está conectado con una salida de alimentación de energía (A), caracterizado porque el dispositivo de conmutación (S) adopta, después del segundo estado de conmutación, un tercer estado de conmutación, en el que una disposición de descarga de energía está conectada con el acumulador intermedio de energía (CZ; L).

Sección de la CIP Física

(16/12/2002). Inventor/es: SEDLAK, HOLGER, REINER, ROBERT. Clasificación: G06K19/07.

Soporte de datos, en particular tarjeta de chip, con al menos una antena de emisión/recepción (SP) así como con un circuito rectificador (GR) conectado aguas abajo de ésta para el acondicionamiento de una tensión de alimentación (VDD, VSS) para al menos una unidad de circuito (S1, Si), donde en paralelo con los bornes de la tensión de alimentación de la(s) unidad(es) de circuito (S1, Si) está conectado un circuito regulador de la tensión (RS), caracterizado porque el circuito regulador de la tensión (RS) presenta una salida, en la que se puede tomar una señal proporcional a la señal de regulación del circuito de regulación de la tensión (RS), y porque esta salida está conectada con la entrada de control de un generador de señales de pulso de reloj (TSG) controlable, que acondiciona una señal de pulso de reloj (CI) para al menos una unidad de circuito (S1, Si).

Sección de la CIP Física

(01/12/2002). Inventor/es: KLOSA, KLAUS, HOFMANN, HARALD. Clasificación: G06F13/40.

Circuito de interfaz para la transmisión de datos a través de un interfaz en serie desde y hacia un procesador (CPU), caracterizado porque solamente está dispuesta una memoria para varias longitudes de palabra del bus o del procesador entre el interfaz en serie y el procesador (CPU), pudiendo ser escrita y leída la memoria palabra por palabra o bit a bit.

Sección de la CIP Física

(16/11/2002). Inventor/es: SEDLAK, HOLGER, REINER, ROBERT. Clasificación: G06K19/073.

Circuito integrado de semiconductores con un número de unidades de circuito (S1, S2, S3, HS) activadas por una señal de pulso de reloj (Clint), que pueden ser accionadas tanto en paralelo como también en serie, caracterizado porque una conexión, que acondiciona la señal de pulso de reloj (Clint) está conectada, respectivamente, a través de un medio de conmutación (MP1, MP2, MP3, MP4) controlable, con la entrada de pulso de reloj de las unidades de circuito (S1, S2, S3, HS) respectivas y porque las entradas de control de los medios de conmutación (MP1, MP2, MP3, MP4) están conectadas con una salida de un generador de señales aleatorias (ZSG), de manera que el funcionamiento de una unidad de circuito (S1, S2, S3, HS) se realiza en paralelo o en serie a una o varias de las otras unidades de circuito (S1, S2, S3, HS) de conformidad con la señal aleatoria.

Sección de la CIP Física

(01/11/2002). Inventor/es: SEDLAK, HOLGER, POCKRANDT, WOLFGANG, VIEHMANN, HANS-HEINRICH. Clasificación: G11C16/04.

La invención se refiere a una memoria de semiconductores, especialmente con células de memoria transistora dual no volátil, que comprende un transistor de selección de N canales y un transistor de memoria de N canales, en la cual también se provee un circuito de disparo con un transistor de transferencia, y que es también objeto de la invención. El transistor de transferencia en el semiconductor de la invención está realizado como un transistor de transferencia de P canales, en el cual una conexión por canal de transferencia está enlazada con un circuito de líneas que conduce a la célula de memoria. Esto permite que los voltajes requeridos para la programación se consigan con poco esfuerzo tecnológico.

Sección de la CIP Física

(01/08/2002). Inventor/es: POCKRANDT, WOLFGANG. Clasificación: G07F19/00, G07F7/12.

Soporte de datos (CC) para la memorización de unidades de valor (VALOR) acreditadas a través de una estación de crédito (T1), que están previstas para ser debitadas en al menos una estación de débito (T2), en el que está memorizado, después de que las unidades de valor (VALOR) han sido acreditadas, un número de identificación (T1lD) de la estación de crédito (T1), que transmite a la estación de débito (T2) durante el débito de las unidades de valor (VALOR).