CIP-2021 : H03L 7/197 : siendo utilizada una diferencia de tiempos para enclavar el bucle,
y contando el contador entre dos números variables en el tiempo o dividiendo el divisor de frecuencia por un factor variable en el tiempo, p. ej. para obtener una división de frecuencia fraccionaria.
CIP-2021 › H › H03 › H03L › H03L 7/00 › H03L 7/197[4] › siendo utilizada una diferencia de tiempos para enclavar el bucle, y contando el contador entre dos números variables en el tiempo o dividiendo el divisor de frecuencia por un factor variable en el tiempo, p. ej. para obtener una división de frecuencia fraccionaria.
H ELECTRICIDAD.
H03 CIRCUITOS ELECTRONICOS BASICOS.
H03L CONTROL AUTOMATICO, ARRANQUE, SINCRONIZACION O ESTABILIZACION DE GENERADORES DE OSCILACIONES O DE IMPULSOS ELECTRONICOS (de generadores dinamoeléctricos H02P).
H03L 7/00 Control automático de frecuencia o fase; Sincronización (sintonización de circuitos resonantes en general H03J; sincronización en los sistemas de comunicación digital, ver los grupos apropiados en la clase H04).
H03L 7/197 · · · · siendo utilizada una diferencia de tiempos para enclavar el bucle, y contando el contador entre dos números variables en el tiempo o dividiendo el divisor de frecuencia por un factor variable en el tiempo, p. ej. para obtener una división de frecuencia fraccionaria.
CIP2021: Invenciones publicadas en esta sección.
Convertidor de fase a digital en bucle de bloqueo de fase totalmente digital.
(03/06/2020) Un procedimiento de conversión de fase a digital, comprendiendo el procedimiento:
recibir por medio de un multiplexor de selección de ruta una señal de reloj de referencia en una primera entrada y una señal de oscilador en una segunda entrada, y emitir por medio del multiplexor de selección de ruta un borde de llegada anterior de una de la señal de reloj de referencia y la señal del oscilador basándose en una señal de entrada de control;
iniciar por medio de un primer generador de pulsos un primer pulso de duración fija basándose en el borde de llegada anterior;
recibir por medio de un multiplexor de bucle el primer pulso de duración fija en una primera entrada y una señal de pulso retardado en una segunda entrada, y proporcionar una señal de salida a una línea de retardo;
acoplar una salida del multiplexor de bucle…
(13/03/2019) Sintetizador que comprende un sintetizador de ajuste aproximado y un sintetizador de ajuste preciso, en el que el sintetizador de ajuste aproximado comprende un bucle de enganche de fase de tipo entero que tiene un divisor de frecuencia de tipo entero de referencia, un comparador de fase, un filtro de bucle, un oscilador de frecuencia variable, un filtro de paso banda y un divisor de frecuencia de tipo entero programable de la trayectoria de retroalimentación, una señal de salida del oscilador de frecuencia variable es proporcionada al filtro de paso banda cuya salida es proporcionada al divisor de frecuencia de tipo entero programable de la trayectoria de retroalimentación,
el sintetizador de ajuste preciso comprende un bucle de enganche de fase de tipo fraccionario que tiene un…
SINTETIZADOR DE FRECUENCIA DE BAJO RUIDO QUE UTILIZA DIVISORES DE NUMEROS SEMI-ENTEROS Y COMPENSACION DE GANANCIA ANALOGICA.
(01/04/2005) UN SINTETIZADOR 10 DE FRECUENCIAS DE BAJO RUIDO, QUE USA DIVISORES 13, 15 DE FRECUENCIAS, POR LO MENOS UNO DE LOS CUALES (DIVISOR 15) PUEDE INCREMENTARSE Y DISMIUIRSE EN PASO DE SEMIENTEROS, Y COMPENSACION DE GANANCIA ANALOGICA EN UN DETECTOR 17 DE FASE/FRECUENCIA, PARA OBTENER BAJO RUIDO, NIVELES ESPURIOS INFERIORES Y VELOCIDAD DE CONMUTACION MAS RAPIDA QUE LOS METODOS TRADICIONALES DE SINTESIS DE FRECUENCIAS. LAS CARACTERISTICAS PRINCIPALES DE LA PRESENTE INVENCION SON LOS DIVISORES 13, 15 SEMIENTEROS Y LA FACULTAD DE AJUSTAR LA GANANCIA DEL DETECTOR DE FASES PARA COMPENSAR EL BUCLE POR VARIAR LOS NUMEROS DIVISORES. EL SINTETIZADOR 10 COMPRENDE DOS DIVISORES 13, 15,…
METODO Y SISTEMA PARA REDUCIR LAS FLUCTUACIONES DE UNA ESTRUCTURA DE PLL (BUCLE DE ENGANCHE DE FASE) CARACTERIZADA POR UNA RAZON RACIONAL ENTRE LAS FRECUENCIAS DE ENTRADA Y SALIDA.
(01/04/1998) SE PRESENTA UN METODO DE CONTROL DE PLL EN QUE LA RAZON ENTRE LA FRECUENCIA DE SALIDA Y LA DE ENTRADA ES UN NUMERO RACIONAL. SE CARACTERIZA POR LA PRESENCIA DE UN SISTEMA DE CONTROL DE DIVISOR DE FRECUENCIAS PROGRAMABLE PRESENTE EN EL PPL. EN BASE AL ERROR DE FASE PRODUCIDO POR UN COMPARADOR DE FASE, SE LLEVA A CABO UNA ESTIMACION DEL ERROR DE FASE DEL OSCILADOR DE LA QUE SE OBTIENE UNA SEÑAL DE CONTROL ACCIONADORA DEL DIVISOR DEL FRECUENCIAS. EL PPL CONSTA DE UN REPRODUCTOR DEL ERROR DE FASE (ERRFAS) PARA REPRODUCIR LA SALIDA DEL COMPARADOR DE FASE DEL PLL Y UN CIRCUITO PREDICTOR (PRED) PARA PROPORCIONAR DICHO ERROR DE FASE DEL OSCILADOR. TANTO EL REPRODUCTOR DEL ERROR DE FASE COMO EL PREDICTOR CONSISTEN EN ACUMULADORES. UN SISTEMA DE CONTROL (CONTR) ES ALIMENTADO CON LA SALIDA DE ESTOS ACUMULADORES Y GENERA LA SEÑAL DE CONTROL DE DIVISOR…
SINTESIS FRACCIONAL-N DE ACUMULADORES ENGANCHADOS CON REDUCCION DE ERROR RESIDUAL.
(16/02/1997). Ver ilustración. Solicitante/s: MOTOROLA, INC.. Inventor/es: ALEXANDER, W., HIETALA, DUANE, C., RABE.
SINTESIS FRACCIONAL-N DE ACUMULADORES ENGANCHADOS CON REDUCCION DE ERROR RESIDUAL PARA SER UTILIZADO EN TRANSCEPTORES DE RADIO DIGITALES. SE DESCRIBE UN SINTETIZADOR FRACCIONAL-N DE ACUMULADORES ENGANCHADOS CON REDUCCION DE ERROR RESIDUAL PARA SER UTILIZADO EN TRANSCEPTORES DE RADIO DIGITALES. EL DIVISOR DE FRECUENCIAS DEL SINTETIZADOR VARIA EN EL TIEMPO POR LA SUMA DE LAS SECUENCIAS DIGITALES DE SALIDA DE ARRASTRE DE LOS ACUMULADORES QUE DAN POR RESULTADO INCREMENTOS DE FRECUENCIA EQUIVALENTES A UNA FRACCION DE LA FRECUENCIA DE REFERENCIA. LOS ACUMULADORES SE ENGANCHAN DE MANERA QUE, AL APARECER UN IMPULSO DE TIEMPO, EL DATO SE TRANSFIERE A TRAVES DE CADA ACUMULADOR A RAZON DE UN PASO DE IMPULSO DE TIEMPO CADA VEZ, DE MANERA QUE EL RETARDO A TRAVES DEL SISTEMA SEA EQUIVALENTE AL DE SOLAMENTE UN ACUMULADOR. LA SALIDA BLOQUEADA DEL ACUMULADOR DE SEGUNDO ORDEN SUPERIOR SE RESTA DE LA SALIDA BLOQUEADA DEL ACUMULADOR DE ORDEN SUPERIOR Y SE DIFERENCIA ANTES DE ALIMENTARSE AL FILTRO DE BUCLE.
SINTESIS FRACCIONAL-N DE ACUMULADORES MULTIPLES ENGANCHADOS.
(16/02/1997) SINTESIS FRACCIONAL-N DE ACUMULADORES MULTIPLES ENGANCHADOS PARA SER UTILIZADO EN TRANSCEPTORES DE RADIO DIGITALES. SE DESCRIBE UN SINTETIZADOR FRACCIONAL-N DE ACUMULADORES ENGANCHADOS MULTIPLES PARA SER UTILIZADO EN TRANSCEPTORES DE RADIO DIGITALES. EL DIVISOR DE FRECUENCIA DEL SINTETIZADOR VARIA CON RELACION AL TIEMPO POR LA SUMA DE LAS SECUENCIAS DIGITALES DE SALIDA DE ARRASTRE DE LOS ACUMULADORES QUE DA POR RESULTADO INCREMENTOS DE FRECUENCIA EQUIVALENTES A UNA FRACCION DE LA FRECUENCIA DE REFERENCIA. LOS ACUMULADORES SE ENGANCHAN DE MANERA QUE, AL APARECER UN IMPULSO DE TIEMPO, EL DATO SE TRANSFIERA A TRAVES DE CADA ACUMULADOR A RAZON DE UN PASO DE IMPULSO DE TIEMPO CADA VEZ, DE MANERA…
"APARATO DIVISOR DE FRECUENCIA PROGRAMABLE".
(16/06/1994). Ver ilustración. Solicitante/s: NIHON MUSEN KABUSHIKI KAISHA. Inventor/es: YAMASHITA, KAZUO, ADACHI, NOBUYUKI, INOUE, AKIHARU.
APARATO DIVISOR DE FRECUENCIA PROGRAMABLE CON UNA RED DIVISORA DE FRECUENCIA CON VARIAS ETAPAS DIVISORAS DE FRECUENCIAS PROGRAMABLES CONECTADAS EN CASCADA QUE DIVIDEN POR DOS Y TRES LA FRECUENCIA DE UN IMPULSO DE RELOJ BASADA EN UN NIVEL LOGICO DE UNA SEÑAL DE ENTRADA PREFIJADA USADA PARA CAMBIAR UNA RELACION VARIABLE DE DIVISION, Y MEDIOS DE PUERTA LOGICA PARA DETERMINAR SI CADA SALIDA DE ETAPA SE LLEVA O NO A CONFIGURACION PREDETERMINADA, Y SE INTRODUCE UNA SEÑAL DE INSTRUCCION PARA TOMAR UNA DECISION RESPECTO AL INCREMENTO EN (+1) DE LA RELACION DE DIVISION, PARA GENERAR LA SALIDA DE UN NIVEL LOGICO, HACIENDO QUE. UNA ETAPA EQUIVALENTE A UNA PRIMERA ETAPA, DIVIDA POR TRES LA FRECUENCIA DEL IMPULSO DE RELOJ SI SE DETERMINA QUE ES POSITIVO EN LA DETECCION ANTE RIOR, Y LA SALIDA DE LOS MEDIOS SE SUMINISTRA A LA ETAPACORRESPONDIENTE A LA PRIMERA PARA SELECCIONAR UNA RELACION DE DIVISION DE N Y (N+1).
DISPOSITIVO GENERADOR DE FRECUENCIAS.
(01/01/1975). Solicitante/s: THOMSON-CSF.
Resumen no disponible.
