Convertidor de fase a digital en bucle de bloqueo de fase totalmente digital.

Un procedimiento (1600) de conversión de fase a digital, comprendiendo el procedimiento:



recibir por medio de un multiplexor de selección de ruta (416-1) una señal de reloj de referencia en una primera entrada y una señal de oscilador en una segunda entrada, y emitir por medio del multiplexor de selección de ruta (416-1) un borde de llegada anterior de una de la señal de reloj de referencia y la señal del oscilador basándose en una señal de entrada de control;

iniciar por medio de un primer generador de pulsos (420-1) un primer pulso de duración fija basándose en el borde de llegada anterior;

recibir por medio de un multiplexor de bucle (492) el primer pulso de duración fija en una primera entrada y una señal de pulso retardado en una segunda entrada, y proporcionar una señal de salida a una línea de retardo;

acoplar una salida del multiplexor de bucle (492) a una entrada de la línea de retardo (440);

proporcionar por medio de la línea de retardo la señal de pulso retardado;

determinar una señal de terminación de conversión basada en un borde de llegada posterior de una de la señal de reloj de referencia y la señal del oscilador;

contar por medio de un contador (470) un número de pulsos emitidos por la línea de retardo y emitiendo el número de pulsos al recibir la señal de terminación de conversión; e

indicar una parte fraccionaria de una transición del primer pulso de duración fija a través de la línea de retardo (440) al recibir la señal de terminación de conversión.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2009/040555.

Solicitante: QUALCOMM INCORPORATED.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: Attn: International IP Administration 5775 Morehouse Drive San Diego, CA 92121 ESTADOS UNIDOS DE AMERICA.

Inventor/es: ZHANG,GANG, JAJOO,ABHISHEK, HAN,YIPING.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • H03L7/085 SECCION H — ELECTRICIDAD.H03 CIRCUITOS ELECTRONICOS BASICOS.H03L CONTROL AUTOMATICO, ARRANQUE, SINCRONIZACION O ESTABILIZACION DE GENERADORES DE OSCILACIONES O DE IMPULSOS ELECTRONICOS (de generadores dinamoeléctricos H02P). › H03L 7/00 Control automático de frecuencia o fase; Sincronización (sintonización de circuitos resonantes en general H03J; sincronización en los sistemas de comunicación digital, ver los grupos apropiados en la clase H04). › concerniendo principalmente la disposición de detección de fase o de frecuencia, incluyendo el filtraje o la amplificación de su señal de salida (H03L 7/10 tiene prioridad; comparación de detección de frecuencia o de fase en general H03D 3/00, H03D 13/00).
  • H03L7/089 H03L 7/00 […] › generando el detector de fase o de frecuencia impulsos de aumento o de disminución (H03L 7/087 tiene prioridad).
  • H03L7/197 H03L 7/00 […] › siendo utilizada una diferencia de tiempos para enclavar el bucle, y contando el contador entre dos números variables en el tiempo o dividiendo el divisor de frecuencia por un factor variable en el tiempo, p. ej. para obtener una división de frecuencia fraccionaria.

PDF original: ES-2809488_T3.pdf

 

Patentes similares o relacionadas:

Bucle cerrado de retardo analógico/digital, del 23 de Mayo de 2012, de MOSAID TECHNOLOGIES INCORPORATED: Un bucle cerrado de retardo incluyendo: un circuito de retardo digital que permite que elementos de retardo digital proporcionen ajuste […]

BUCLE DE ENGANCHE DE FASE., del 16 de Abril de 2006, de FUJITSU GENERAL LIMITED: Bucle de enganche de fase que comprende: un comparador de fase para comparar una señal de referencia (REF) y una señal de comparación (VAR) para generar una señal […]

METODO PARA REALIZAR COMPARACIONES DE FASE Y COMPARADOR DE FASE., del 16 de Septiembre de 2003, de NOKIA NETWORKS OY: ESTA INVENCION SE REFIERE A UN PROCEDIMIENTO DE COMPARACION DE FASE Y A UN COMPARADOR DE FASE. EN LA SOLUCION, SE COMPARAN DOS SEÑALES BINARIAS […]

CIRCUITO INYECTOR DE CARGA DE ALTA VELOCIDAD Y BAJA DERIVA., del , de GENNUM CORPORATION: UN DISPOSITIVO PARA CONVERTIR PULSOS LOGICOS BINARIOS EN CORRIENTE DE SALIDA Y SIENDO LA CORRIENTE DE SALIDA CONMUTABLE ENTRE POLARIDAD POSITIVA Y […]

REDUCCION DE CORRIENTE EN UN SINTETIZADOR., del 16 de Enero de 1997, de MOTOROLA, INC.: SE PROPORCIONA UN SINTETIZADOR PARA INCLUIR UN DETECTOR , UN FILTRO DE BUCLE , UNA FUENTE DE CORRIENTE Y DOS ACUMULADORES . LA FUENTE DE CORRIENTE […]

SINTETIZADOR CON BUCLE DE ENGANCHE DE FASE Y ADAPTACION CONTINUA, del 16 de Mayo de 1995, de MOTOROLA, INC.: SE REVELA UN SINTETIZADOR ENGANCHADO EN FASE Y ADAPTACION CONTINUA EN EL QUE LOS IMPULSOS DE CORRECCION DE ERROR PROVENIENTES DE UN DETECTOR DE FASE […]

Imagen de 'DISPOSITIVO DE COMPENSACION DEL ERROR DE FASE ESTATICA EN UN…'DISPOSITIVO DE COMPENSACION DEL ERROR DE FASE ESTATICA EN UN SISTEMA DE BUCLE DE BLOQUEO DE FASE DE ESTRUCTURA SIMETRICA, del 16 de Mayo de 2008, de COMMISSARIAT A L'ENERGIE ATOMIQUE: Un dispositivo de bucle de bloqueo de fase que comprende un comparador de fase (PC), que posee unas primera y segunda entradas que reciben, respectivamente, unas primera […]

Imagen de 'DETECCION DE FASE DIGITAL, LINEAL, SIN BANDA MUERTA'DETECCION DE FASE DIGITAL, LINEAL, SIN BANDA MUERTA, del 1 de Julio de 2007, de TELEFONAKTIEBOLAGET LM ERICSSON (PUBL): Un bucle de bloqueo de fase fraccionario en N que comprende: un detector de fase que comprende: una primera entrada dispuesta para […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .