CIP-2021 : H01L 27/115 : Memorias de solo lectura programables eléctricamente; Procedimientos de fabricación multi-etapa asociados.
CIP-2021 › H › H01 › H01L › H01L 27/00 › H01L 27/115[6] › Memorias de solo lectura programables eléctricamente; Procedimientos de fabricación multi-etapa asociados.
H ELECTRICIDAD.
H01 ELEMENTOS ELECTRICOS BASICOS.
H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctricas en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación).
H01L 27/00 Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común (detalles H01L 23/00, H01L 29/00 - H01L 51/00; conjuntos que consisten en una pluralidad de dispositivos de estado sólido individuales H01L 25/00).
H01L 27/115 · · · · · · Memorias de solo lectura programables eléctricamente; Procedimientos de fabricación multi-etapa asociados.
CIP2021: Invenciones publicadas en esta sección.
Dispositivo de memoria híbrida con una única interfaz.
(23/01/2019) Un procedimiento que comprende:
recibir, en un controlador , órdenes, direcciones y datos en un dispositivo de memoria mediante una interfaz definida asociada con el dispositivo de memoria, comprendiendo el dispositivo de memoria un primer tipo de memoria y un segundo tipo de memoria, correspondiéndose la interfaz definida con el primer tipo de memoria , de forma que el dispositivo de memoria opere con el protocolo de acceso del primer tipo de memoria tanto para el primer tipo de memoria como para el segundo tipo de memoria ; y
determinar en el controlador si la información recibida en el dispositivo de memoria se corresponde con el segundo tipo de memoria asociado con el dispositivo de memoria, y si es así, producir señales al segundo tipo de memoria…
Unión túnel magnética (MTJ) y procedimiento de formación de la misma.
(18/06/2014) Una unión túnel magnética, MTJ, en una memoria magnética de acceso aleatorio, MRAM, que comprende:
un primer electrodo y un segundo electrodo ;
una barrera túnel entre el primer electrodo y el segundo electrodo ;
una capa libre entre el segundo electrodo y la barrera túnel ; y
una capa inmovilizada entre el primer electrodo y la barrera túnel ;
en la que la capa inmovilizada se extiende más allá de la capa libre en todas las direcciones paralelas a la capa libre y caracterizada porque el área superficial de la capa inmovilizada es al menos un diez por ciento mayor que el área superficial de la capa libre .
CIRCUITO DE MEMORIA FERROELECTRICA O ELECTRET.
(01/09/2005) Un circuito de memoria ferroeléctrica o electret (C), en concreto, un circuito de memoria ferroeléctrica o electret con una resistencia a la fatiga mejorada, que comprende una celda de memoria con un material de memoria ferroeléctrica o electret , que presenta histéresis y es capaz de ser polarizado a un estado de polarización positivo o negativo con un determinado valor de polarización, en el que el material de memoria ferroeléctrica o electret es un material polimérico u oligomérico, o mezclas o materiales compuestos que comprenden materiales de este tipo, y con el primer y segundo electrodo (1a y 1b) dispuestos en contacto directo o indirecto con el material de memoria, en una disposición tal que mediante…
PROCEDIMIENTO PARA LA GENERACION DE LAS REGIONES FUENTE DE UN CAMPO DE CELULAS DE MEMORIA FLASH-EEPROM.
(16/01/2002). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: KERBER, MARTIN.
EN UNA CELULA DE ALMACENAMIENTO FLASH SE REALIZA EL AISLAMIENTO DE CAMPO MEDIANTE UNA ESTRUCTURA AISLANTE DE TRES CAPAS OXIDO - POLISILICIO - OXIDO . LA IMPLANTACION AUTOAJUSTADA DE SUSTANCIAS DE IMPUREZAS EN RELACION CON LAS LINEAS DE PALABRA DE DOS CELULAS DE ALMACENAMIENTO CONTIGUAS A FIN DE GENERAR LAS REGIONES FUENTE Y LAS PISTAS DE CONEXION FUENTE, PROPORCIONA UNA PEQUEÑA SUPERFICIE PARA LA CELULA DE ALMACENAMIENTO . EL AISLAMIENTO DE CAMPO PROPUESTO POR LA INVENCION GENERA UNA CAPACIDAD ENTRE LA REGION DE IMPUREZAS Y LA CAPA DE POLISILICIO DE LA CAPA DE AISLAMIENTO QUE MEJORA LAS CARACTERISTICAS DE LECTURA DE LA CELULA DE ALMACENAMIENTO.
DISPOSITIVO PARA MULTIPLICAR LA TENSION.
(16/10/1999). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: LAUTERBACH, CHRISTL, WEBER, WERNER.
EL OBJETO DE LA SOLICITUD SE REFIERE A UN DISPOSITIVO PARA GENERAR UNA ALTA TENSION NEGATIVA, COMO LA QUE SE NECESITA POR EJEMPLO PARA PROGRAMAR EEPROM FLASH. EL OBJETO DE LA SOLICITUD MUESTRA ENTRE OTRAS COSAS LA VENTAJA DE QUE, PARA REDUCIR EL EFECTO DE CONTROL DEL SUSTRATO, LAS BANDEJAS QUE FORMAN CANALES DE CADA TRANSISTOR PUEDEN UNIRSE A UNA CONEXION DE UN TRANSISTOR, SIN QUE LA ALTA TENSION NEGATIVA POLARICE EL DIODO DE BANDEJA DE SUSTRATO EN LA DIRECCION DE AVANCE Y ASI SE PRODUZCA UN CORTOCIRCUITO RESPECTO AL SUSTRATO.
