CIP-2021 : H01L 21/06 : los dispositivos tienen cuerpos semiconductores que incluyen selenio o teluro,
en forma no combinada, no constituyendo impurezas para los cuerpos semiconductores de otros materiales.
CIP-2021 › H › H01 › H01L › H01L 21/00 › H01L 21/06[3] › los dispositivos tienen cuerpos semiconductores que incluyen selenio o teluro, en forma no combinada, no constituyendo impurezas para los cuerpos semiconductores de otros materiales.
Notas[n] desde H01L 21/02 hasta H01L 21/67:
H ELECTRICIDAD.
H01 ELEMENTOS ELECTRICOS BASICOS.
H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctricas en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación).
H01L 21/00 Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas.
H01L 21/06 · · · los dispositivos tienen cuerpos semiconductores que incluyen selenio o teluro, en forma no combinada, no constituyendo impurezas para los cuerpos semiconductores de otros materiales.
CIP2021: Invenciones publicadas en esta sección.
TRANSISTOR TIPO JFET Y MÉTODO DE OBTENCIÓN DEL MISMO.
(26/04/2017). Solicitante/s: CONSEJO SUPERIOR DE INVESTIGACIONES CIENTIFICAS (CSIC). Inventor/es: ULLAN COMES,MIGUEL, FERNÉNDEZ MARTÍNEZ,Pablo, HIDALGO VILLENA,Salvador, FLORES GUAL,David, GIULIO VILLANI,Enrico.
Se detalla un dispositivo semiconductor correspondiente a un transistor tipo JFET que presenta una disposición multicapa de varios materiales, dando como resulta de esa disposición un dispositivo transistor tipo JFET vertical; es decir que la corriente fluye desde la parte superior del chip (fuente) hacia la parte inferior (drenador), atravesando todo el bloque de silicio, mientras que en un segundo aspecto de la invención se tiene un método para la fabricación del dispositivo JFET del primer aspecto; método que hace uso de la técnica de procesamiento DRIE (Deep reactive-ion etching).
PDF original: ES-2610187_B1.pdf
PDF original: ES-2610187_A1.pdf
Control de la estequiometría de las capas I-III-VI para aplicaciones fotovoltaicas a partir de condiciones de electrólisis perfeccionadas.
(30/12/2015) Procedimiento de fabricación de un compuesto I-III-VI para unas aplicaciones fotovoltaicas, en forma de una capa fina, en la que el elemento I designa el cobre, el elemento III designa el indio y/o el galio y el elemento VI designa el azufre y/o el selenio, que comprende las etapas:
a) electrodepositar una estructura de capa fina de elementos I y/o III sobre la superficie de un electrodo (SUB), e
b) incorporar al menos un elemento VI en la estructura para obtener el compuesto I-III-VI,
caracterizado por que la etapa de electrodeposición a) incluye una operación de barrido mecánico para controlar un grosor de capa fina en menos del 3% de variación de uniformidad del grosor sobre toda la superficie del electrodo que recibe el depósito,
por que la operación de barrido mecánico emplea al menos dos agitadores de baño…