CIP-2021 : G06F 21/76 : en circuitos integrados para aplicaciones específicas [ASIC] o dispositivos programables por campo,

p. ej.: array de puertas programable por campo [FPGAs] o dispositivos de lógica programable [PLD].

CIP-2021GG06G06FG06F 21/00G06F 21/76[3] › en circuitos integrados para aplicaciones específicas [ASIC] o dispositivos programables por campo, p. ej.: array de puertas programable por campo [FPGAs] o dispositivos de lógica programable [PLD].

G FISICA.

G06 CALCULO; CONTEO.

G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N).

G06F 21/00 Disposiciones de seguridad para la protección de computadores, sus componentes, programas o datos contra actividades no autorizadas.

G06F 21/76 · · · en circuitos integrados para aplicaciones específicas [ASIC] o dispositivos programables por campo, p. ej.: array de puertas programable por campo [FPGAs] o dispositivos de lógica programable [PLD].

CIP2021: Invenciones publicadas en esta sección.

Mejora de imagen endoscópica usando ecualización de histograma adaptativo limitado por contraste (CLAHE) implementada en un procesador.

(01/07/2020) Un procedimiento para mejorar imágenes obtenidas por al menos dos elementos de visualización en un sistema de endoscopio usando un algoritmo de ecualización de histograma adaptativo limitado por contraste (CLAHE) en el que dicho sistema de endoscopio incluye un controlador que tiene un módulo de placa base que comprende una matriz de puertas programable en campo (FPGA) configurada para implementar dicho algoritmo, comprendiendo dicho procedimiento las etapas de: introducir flujos de vídeo del espacio de color YCbCr a un adaptador en dicha FPGA; convertir dichos flujos de vídeo del espacio de color YCbCr en flujos de vídeo del espacio de color de Lab dentro de…

Método y sistema para personalización de chip de tarjeta inteligente.

(11/01/2017) Método para la personalización de al menos un chip (IC), destinado a ser integrado en una tarjeta inteligente, que comprende un probador (T) asociado a un dispositivo FPGA (WB) conectado al chip (IC), el chip (IC) es parte de una oblea (W) que incluye una disposición de una pluralidad de chips, que comprende los siguientes pasos: envío por medio del probador (T) de un primer código secreto (S1) al dispositivo FPGA (WB), dicho primer código secreto (S1) se almacena permanentemente en una memoria del probador (T), envío por medio del dispositivo FPGA (WB) de un comando (C) al chip (IC) para iniciar una secuencia de una activación de modo de prueba, envío por medio del chip (IC) de…

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .